Earticle

최근 인공지능, 빅데이터 등 분산 컴퓨팅과 관련된 수요가 증가하면서 분산 컴퓨팅 성능을 개선하려는 연구가 활발 히 진행되고 있다. 분산 컴퓨팅 환경에서는 다수의 프로세스가 공유 메모리에 접근하기 때문에 이를 공유하는 메모 리 공간을 분할해야할 필요가 있다. 따라서 본 논문에서는 동일한 연산을 수행하는 프로세스들에 키로 구분되는 공 통의 메모리 영역을 할당 및 공유할 수 있는 S/W를 설계 및 구현하였으며, PCIe로 연결된 FPGA 메모리의 특성상 로컬 메모리에 비해 느린 접근 속도를 보완하기 위해 ‘비트맵 기반 페이지 할당 알고리즘’을 적용하여 메모리 할당, 공유, 반납의 기능을 구현하였다. 그 결과 다중 프로세스가 메모리 간섭을 일으키지 않으며 메모리 할당, 공유, 반납 을 안정적으로 수행함을 확인하였고, 링크 기반 버디 시스템 알고리즘의 성능보다 비트맵 기반 페이지 할당 알고리 즘의 성능이 더 우수함을 확인하였다.

As demands for distributed computing such as artificial intelligence and big data have increased recently, there has been an active study to improve distributed computing performance. In a distributed computing environment, since many processes access shared memory, it is necessary to separate the partitions of the shared memory space. Therefore, in this paper, we design and implement a S/W that can allocate and share a common memory area divided into keys in processes that perform the same operation. In order to compensate for slower access speed compared to local memory due to the nature of FPGA connected with PCIe, memory allocation, sharing, and return functions are implemented by applying 'bitmap-based page allocation algorithm'. As a result, it is confirmed that multiple processes do not cause memory interference, and that memory allocation, sharing, and return are performed reliably, and that bitmap-based page allocation algorithm is superior to link-based buddy system algorithm.

Recently, hybrid transactional memory (HyTM) has gained much interest from researchers because it combines the advantages of hardware transactional memory (HTM) and software transactional memory (STM). To provide the concurrency control of transactions, the existing HyTM-based studies use a bloom filter. However, they fail to overcome the typical false positive errors of a bloom filter. Though the existing studies use a global lock, the efficiency of global lock-based memory allocation is significantly low in multi-core environment. In this paper, we propose an efficient hybrid transactional memory scheme using near-optimal retry computation and sophisticated memory management in order to efficiently process transactions in multi-core environment. First, we propose a near-optimal retry computation algorithm that provides an efficient HTM configuration using machine learning algorithms, according to the characteristic of a given workload. Second, we provide an efficient concurrency control for transactions in different environments by using a sophisticated bloom filter. Third, we propose a memory management scheme being optimized for the CPU cache line, in order to provide a fast transaction processing. Finally, it is shown from our performance evaluation that our HyTM scheme achieves up to 2.5 times better performance by using the Stanford transactional applications for multi-processing (STAMP) benchmarks than the state-of-the-art algorithms.

Many studies on flash memory-based buffer replacement algorithms that consider the characteristics of flash memory have recently been developed. Conventional flash memory-based buffer replacement algorithms have the disadvantage that the operation speed slows down, because only the reference is checked when selecting a replacement target page and either the reference count is not considered, or when the reference time is considered, the elapsed time is considered. Therefore, this paper seeks to solve the problem of conventional flash memory-based buffer replacement algorithm by dividing pages into groups and considering the reference frequency and reference time when selecting the replacement target page. In addition, because flash memory has a limited lifespan, candidates for replacement pages are selected based on the number of deletions.

Most traditional database systems exploit a record-oriented model where the attributes of a record are placed contiguously in a hard disk to achieve high performance writes. However, for read-mostly data warehouse systems, the column-oriented database has become a proper model because of its superior read performance. Today, flash memory is largely recognized as the preferred storage media for high-speed database systems. In this paper, we introduce a column-oriented database model based on flash memory and then propose a new column-aware flash indexing scheme for the high-speed column-oriented data warehouse systems. Our index management scheme, which uses an enhanced $B^+$-Tree, achieves superior search performance by indexing an embedded segment and packing an unused space in internal and leaf nodes. Based on the performance results of two test databases, we concluded that the column-aware flash index management outperforms the traditional scheme in the respect of the mixed operation throughput and its response time.

현재 차량용 블랙박스는 영상을 분류하여 저장하지 않기 때문에 불필요한 영상정보들을 저장하는 문제점을 가지고 있어, 사용자가 매번 영상을 확인하고 지워야 하는 문제점이 있다. 이와 같은 방식은 한정적인 메모리를 사용하는 블랙박스에는 적합하지 않다. 본 논문에서는 사고 상황을 인지하고 가중치에 따라 영상을 따로 분류 저장한 후 메모리의 공간이 협소할 경우 가중치가 낮은 영상부터 삭제하는 시스템을 설계 및 구현 하였다. 실제 외부환경에서 1:10비율의 모형 자동차에 이벤트가 발생할 때마다 30초 간격의 영상을 가중치 데이터와 날짜를 이용하여 이름을 바꾼 후 블랙박스 폴더에 저장하도록 하였다. 이를 바탕으로 주행 중 중대한 사고를 기준으로 실험을 한 결과, 영상이 w2폴더에 생성되었으며, 또한 정차중 경미한 사고를 기준으로 실험을 한 결과, 영상이 w1폴더에 생성되는 것을 확인하였다.

Current black boxes have a problem of storing unnecessary imagery data recordings without data classification. For this reason, users have to erase videos every time. This method is inadequate for black boxes with limited memory capacity. In this paper, we design and implement a system that recognizes traffic accident situations and saves these recordings by classifying them according to weighted values. The system was made to save video recorded at a 30-sec interval of every event to black box folders by changing names based on weighted value data under the external environment in a 1:10 scale model car. Based on this, when the tests were performed as a major car accident while driving, the videos were created in w2 folder, and when the tests were performed as a minor car accident while stopped, the videos were created in w1 folder.

이 논문에서는 최근 연구 출판물이 PIM(Processing-In-Memory)을 활용하여 관계형 데이터베이스 관리 시스템(RDBMS)을 가속화하는 방법에 대한 조사를 수행한다. PIM은 메모리 뱅크 근처에 IMP(In-Memory Processor)를 구현하여 메모리 집약적 작업이 IMP의 높은 집계 내부 메모리 대역폭과 계산 처리량을 활용할 수 있도록 한다. RDBMS의 많은 핵심 작업이 메모리 집약적이고 많은 수의 메모리 액세스를 초래하는 것으로 알려져 있기 때문에, PIM은 RDBMS를 가속화하는 데 매력적인 선택이 되었다. 본 논문은 상용 PIM 지원 메모리 장치의 주요 구조적 특성과 최근 연구가 PIM을 활용하여 RDBMS를 가속화하는 방법을 정리하고, 더 나아가 PIM 가속화 RDBMS의 잠재적 연구 방향을 제시한다.

In this paper, we present a comprehensive survey on recent research exploiting Processing-In-Memory (PIM) to enhance the performance of Relational Database Management Systems (RDBMSs). PIM integrates In-Memory Processors (IMPs) near memory banks, allowing memory-intensive operations to leverage the high internal memory bandwidth and computational capabilities of IMPs. Given that many key operations of RDBMSs are memory-heavy and require a large number of frequent memory accesses, PIM has emerged as a promising solution for accelerating RDBMSs. We provide an overview of the key architectural characteristics of commodity PIM-enabled memory devices, examine how recent studies have applied PIM to accelerate RDBMSs, and explore potential research directions in PIM-accelerated RDBMSs.

Most users lose their interests when game users interactively play with characters to feel unfriend and unrealistic. In this thesis, we present a scene management memory model for autonomous game characters, which manages the recognized information by visual attention. The scene management memory of autonomous game character is comprised of visual memory. Scene management memory stores the recognized information at the physical structure embodied by Quadgraph structure. Game characters take adaptive actions for the situation by utilizing the stored information in the memory system. To use the capacity of memory effectively, we devise the algorithm of quick visual attention, well suited to game environment. We have implemented our memory system for the experiment to confirm its feasibility and availability. As a result of the experiment, we positively verify that autonomous game character perceives the static and dynamic object of 3D game world by visual attention mechanism with about 2 times improvement of time complexity.

시스템 운용 중 가용한 메모리 공간이 없을 경우, 시스템의 메모리 관리 모듈은 CPU (Central Processing Unit) 점유권을 선점하여 메모리 이동, 압축과 같은 메모리 관리 기법으로 가용한 메모리 공간을 생성한다. 하지만 정확한 타이밍에 사용자가 원하는 동작을 처리해야하는 실시간 시스템의 경우, 위와 같은 메모리 관리 기법들은 CPU를 선점하는 시간이 길어 시스템의 실시간 처리 성능을 저하시킬 수 있다. 따라서 본 논문에서는 DSP (Digital Signal Processor) 의 EDMA (Enhanced Direct Memory Access) Controller를 이용하여 메모리 관리 모듈의 CPU 점유 시간을 줄임으로서 시스템의 실시간 성능을 향상시킬 수 있는 RTMM (Real Time Memory-management Module) 을 구현하였다.

For the case where memory space is not sufficient to the system, memory management module preoccupies CPU (Central Processing Unit) through moving or compressing the memory data. As a result, memory management module prepares more memory space. When it comes to real time system, every event is required to be executed in correct timing. One of the bottleneck is the long CPU preemptive time because the memory management technique may lower the real time performance of system. In this paper, a RTMM (Real Time Memory-management Module) is implemented to improve the real time performance. A EDMA (Enhanced Direct Memory Access) technique in the DSP (Digital Signal Processor) has been adopted to reduce the CPU preemptive time of the memory management module.

대부분의 인터넷 사용자 및 스마트폰 보유자는 공인인증서를 발급 받았고, 공인인증서를 통해 계좌 이체, 주식거래, 쇼핑 등 다양한 업무에 활용하고 있다. 대부분은 PC나 USB 메모리와 같은 외부 저장매체에 공인인증서와 개인키를 저장한다. 특히, 공인인증기관에서는 공인인증서와 개인키 저장매체로 하드디스크 보다는 보안토큰, 휴대폰, USB 메모리 등의 저장매체를 권장하고 있다. 그러나 USB메모리는 PC에 연결되는 순간 쉽게 이동/복사될 수 있고, 악성코드나 파밍 사이트 연결을 통해 쉽게 해커에게 인증서 파일과 개인키 파일이 노출될 수 있다. 더욱 큰 문제는 해커에게 복사된 인증서 파일과 개인키 파일은 아무런 제약 없이 사용자의 패스워드만 알면 정당한 사용자처럼 사용할 수 있다는 점이다. 이에 본 논문에서는 암호화된 개인키 파일의 패스워드와 USB 메모리의 HW 정보를 이용하여 USB 메모리에 개인키 파일의 안전한 관리 방안을 제안하였다. 이를 통해, 해커에 의해 암호화된 개인키 파일을 임의로 이동/복사되거나 또는 개인키 파일이 노출되더라도 암호화된 개인키를 안전하게 보호할 수 있다. 또한, 개인키 파일의 패스워드가 노출되더라도 USB 메모리의 컨테이너ID라는 추가 인증요소를 활용하여 개인키를 안전하게 보호할 수 있다. 따라서 활용도가 매우 높은 공인인증체계에서 제안시스템은 저장매체 보호 방안으로 보안성이 크게 향상될 것으로 기대한다.

Mosts user of internet and smart phone has certificate, and uses it when money transfer, stock trading, on-line shopping, etc. Mosts user stores certificate in a hard disk drive of PC, or the external storage medium. In particular, the certification agencies are encouraged for user to store certificate in external storage media such as USB memory rather than a hard disk drive. User think that the external storage medium is safe, but when it is connect to a PC, certificate may be copied easily, and can be exposed to hackers through malware or pharming site. Moreover, if a hacker knows the user's password, he can use user's certificate without restrictions. In this paper, we suggest secure management scheme of the private key file using a password of the encrypted private key file, and a USB Memory's hardware information. The private key file is protected safely even if the encrypted private key file is copied or exposed by a hacker. Also, if the password of the private key file is exposed, USB Memory's container ID, additional authentication factor keeps the private key file safe. Therefore, suggested scheme can improve the security of the external storage media for certificate.

비휘발성, 저전력 소모, 안정성 등의 장점을 가진 NAND 플래시 메모리는 고집적화, 대용량화, 저가격화를 통하여 다양한 디지털시스템의 데이터 저장장치로 사용되고 있다. 플래시 메모리의 다양한 분야에서의 응용 확대와 동시에 플래시 메모리의 대용량화는 플래시 메모리의 주소 변환 테이블의 전체 크기를 증가시켜 SRAM에 저장하기에 용량이 부족한 문제점을 발생시킨다. 본 논문에서는 하이브리드 변환 기법 기반의 플래시 메모리 파일 시스템에서 페이지 주소 캐시를 이용한 효율적인 주소 테이블 관리 정책을 제안한다. 제안하는 기법은 다양한 메타 데이터 기반의 전체 테이블의 정보를 맵블록을 이용하여 효율적으로 통합 관리함으로써 높은 성능을 유지할 수 있다. PC 환경에서의 다양한 응용프로그램을 실험한 결과 제안하는 페이지 주소 캐시는 2.5% 이하의 낮은 미스율로 높은 효율성을 유지하며 전체 쓰기 연산 요청에서 평균 33%의 실제 쓰기 연산의 실행으로 전체 쓰기 연산에서 발생하는 오버헤드를 줄여 주었다.

Flash memory has been used by many digital devices for data storage, exploiting the advantages of non-volatility, low power, stability, and so on, with the help of high integrity, large capacity, and low price. As the fast growing popularity of flash memory, the density of it increases so significantly that its entire address mapping table becomes too big to be stored in SRAM. This paper proposes the associated page address cache with an efficient table management scheme for hybrid flash translation layer mapping. For this purpose, all tables are integrated into a map block containing entire physical page tables. Simulation results show that the proposed scheme can save the extra memory areas and decrease the searching time with less 2.5% of miss ratio on PC workload and can decrease the write overhead by performing write operation 33% out of total writes requested.

본 연구에서는 비정형 벡터 타일 데이터의 실시간 GPU 시각화를 위해, 동적 메모리 관리와 공간 계층 구조, 그리고 적응적 LOD 제어를 통합한 시스템을 제안하였다. 기존의 정적 버퍼 기반 그래픽스 파이프라인은 데이터의 비정형 성과 실시간 갱신 특성을 처리하기 어렵다는 한계를 가진다. 이를 해결하기 위해 GPU 내부에서 페이지 단위로 메 모리를 동적으로 관리하고, 세대 식별자를 이용한 안정적인 메모리 회수 구조를 설계하였다. 또한 도로·건물·지형과 같은 레이어별 특성을 고려한 다중 루트 기반 공간 계층 구조를 구성하여, 스트리밍 데이터의 삽입과 제거를 효율적 으로 처리할 수 있도록 하였다. 실험 결과, 제안된 시스템은 CPU 기반 파이프라인에 비해 평균 프레임 시간이 약 9~12% 감소하였고, 메모리 파편화율은 약 30% 낮게 유지되었다. 또한 프레임 최장 렌더링 시간(p95) 개선으로 인한 안정성이 10~15% 향상되어 대규모 스트리밍 환경에서도 실시간성과 예측 가능성을 확보하였다. 본 연구는 GPU 내부에서 데이터의 생성·관리·LOD 처리를 일관된 구조로 수행함으로써, 향후 디지털 트윈·실시간 지도 서비 스·자율주행 시각화 등 대규모 공간 데이터 처리 분야에 활용 가능한 기반 기술을 제시한다.

This paper presents a unified GPU-based system that integrates dynamic memory management, hierarchical spatial structuring, and adaptive level-of-detail (LOD) control for real-time visualization of unstructured vector tile data. Conventional static-buffer rendering pipelines suffer from inefficiencies when handling irregular and continuously streamed spatial data. To address this limitation, the proposed framework introduces a page-based dynamic memory management scheme within the GPU, utilizing generation identifiers for safe memory reclamation. A multi-root spatial hierarchy is constructed to manage heterogeneous layers—such as roads, buildings, and terrains— allowing efficient insertion and removal of streaming data without CPU intervention. Experimental results show that, compared with a CPU-driven baseline, the proposed system reduces average frame time by approximately 9–12%, lowers memory fragmentation by about 30%, and improves p95 frame-time stability by 10–15%. These improvements demonstrate that the proposed architecture enables predictable and stable real-time rendering even under large-scale streaming workloads. The system provides a structural foundation for GPU-resident rendering engines applicable to digital twins, real-time mapping, and autonomous driving visualization.

기업가 연구의 입장에서는 기업 경쟁력의 본질은 최고의사결정권자(Top Management)의 경쟁 력으로 볼 수 있다. 다시 말하자면 경쟁력은 최고의사결정권자인 “기업가” 가 그 기능을 얼마나 잘 실천할 수 있는가에 따라 좌우된다는 의미이다. 대부분의 일본 대기업에서는 “샐러리맨 사장”들이 최고의사결정권자가 되어 있다. 그들은 임기를 무사히 채우고 은퇴하기를 바라는 “안전운전”을 중요시하고 있다. 따라서 일본 재계에서는 위험을 감수하며 과감 한 투자를 하거나 창조적 활동을 통해 무에서 유를 창조하는 기업가나 기업가 정신을 찾아보기 힘들어진 것이다. 그러나 기업의 주인이 책임을 지고 과감하고 신속한 의사결정을 할 수 있는 시스템을 가진 한국의 삼성전자는 결국 많은 일본 업체를 따라잡았다. 이는 “오너경영”의 가지는 장점이라 할 수 있다. 즉, 강력 한 주인의식과 전문경영인이 조화를 이룬 지배구조가 이를 가능하게 한 것이다. 특히 “오너경영”은 엄청난 투자부담과 신속한 의사결정이 요구되는 반도체산업에 매우 적합적인 경영 형태였다. 현재 일본에서는 기업가 정신을 발휘하는 전문경영인들이 나타나고 있는데, 대표적인 사례로 엘피다 메 모리(Elpida Memory)의 CEO 사카모토 유키오 사장을 들 수 있다. 1999년 NEC와 히타치의 D램사업부가 뭉쳐 출범한 엘피다 메모리는 수년 간 적자에 허덕였지만 사카모토 유키오 사장의 강력한 리더십에 의해 지금은 삼성전자와 하이닉스반도체를 위협할 정도로 급성장하였다. 사카모토 유키오 사장은 사장취임 직후 모회사 (NEC와 히타치)에게 간섭하지 않도록 요구한 뒤 마치 그 회사의 주인인 것처럼 경영전권을 행사했다. 내부 적으로는 급진적인 “사카모토 개혁”을 단행하는 한편 인텔(Intel)로부터 자금을 유치하고, 대만 기업과의 연 합을 구성해 삼성과 하이닉스를 견제하기 시작했다. 이러한 결과는 샐러리맨답지 않은 사카모토 유키오 사 장의 기업가 정신이 발휘되었기 때문에 가능했다고 평가할 수 있다. 또한 사카모토 유키오 사장이 기업가 기능을 가진 최고의사결정권자가 되기 전에 이루어진 충분한 준비와 훈련기간이 원동력이 되었다고 할 수 있다. 엘피다 메로리 사장이 되기 전에 Texas Instruments Japan에서 28년, Kobe Steel Semiconductor에서 2년, Nippon Foundry에서 2년 등 모두 33년 동안의 경험 모두는 매우 귀중하였던 것이다. 33년 중 후반의 15년은 반도체사업 전반에 관한 훈련과 적자 상태의 사업 재건에 성공한 시기였다.

The purpose of this study is to consider the competitiveness of companies as managerial power of the top management. In my study the competitiveness of companies is deeply depended on the competitiveness of the top management, who has entrepreneurial ability. Shouted long been a decline in competitiveness of Japanese companies, it can also mean an absolute decline in the competitiveness of the top management. Since the 1990s Japan's semiconductor industry has been less competitive. As the cause, we can see a lack of entrepreneur as the top management. But now, Yukio Sakamoto, CEO of Elpida Memory Co., is considered as the typical entrepreneur in semiconductor industry. He has a unique career. After graduation of Nippon Sport Science University (NSSU) in 1970, he got a job with Texas Instruments Japan. He worked for 28 years at TI Japan, was promoted to vice president. After leaving TI, he was scouted by Kobe Steel, for the reconstruction of the semiconductor business. After Successful reconstruction of the semiconductor business, he scouted by another Taiwanese semiconductor company, for the same reason. He became the specialist of reconstruction of semiconductor business. Thus, he spent 35 years before being CEO of Elpida, and the period was very important in training of being entrepreneur as the semiconductor specialist. Sakamoto became the CEO of Elpida in 2002 and launched an intense reform. Elpida was established as a joint venture of NEC and Hitachi in 1999, so they had technical advantages in semiconductor industry. The problem is lack of funds for capital spending. But most serious problem was lack of management or entrepreneur. Sakamoto’s entrepreneurial activities were successful especially in inspiring engineers　and making some strategic alliances with Taiwanese semiconductor companies. In order to catch up Korean leading companies, Samsung and Hynix, it is required to combine some Taiwanese companies in pursuit of scale. He is planning to make new alliance form with Taiwanese companies. In semiconductor industry not salaried manager but owner manager or entrepreneur seem to be required because top management should make a risky decision with strong leadership. Yukio Sakamoto is the typical entrepreneur in world semiconductor industry.

NAND 플래시 메모리는 스마트 폰, 휴대용 미디어 플레이어, 디지털 카메라, 노트북 등과 같은 다양한 모바일 장치의 저장 매체로서 사용이 점차 증대되고 있다. 플래시 메모리의 용량이 증가하면서, 플래시 메모리에서의 색인 구조의 사용도 점차 중요해지고 있다. B+-트리는 디스크 기반의 저장 시스템에서 가장 널리 쓰이는 인덱스 구조 중의 하나이다. 그러나 ‘쓰기 전 삭제’와 ‘비대칭적인 읽기/쓰기 속도’와 같은 플래시 메모리의 독특한 특성으로 인해, B+-트리 색인을 플래시 기반의 저장 시스템에 바로 적용하는 것은 심각한 쓰기 비용을 초래한다. 본 논문에서는 SBBF라 불리는, NAND 플래시 메모리에서의 B+-트리를 위한 공간 효율적인 버퍼 관리 기법을 제안한다. 제안 기법은 플래시 메모리로 보내지는 쓰기 요청의 수를 줄이기 위해, B+-트리의 변경 사항들을 버퍼에 저장한다. 기존 연구와 비교하여, 제안하는 방법은 버퍼 공간의 사용을 최적화하여 동일한 크기의 버퍼에 더 많은 변경 사항들을 저장할 수 있다. 이로 인해 플래시 메모리로 보내지는 쓰기 요청의 수를 크게 감소시킬 수 있다. 실제 데이터를 사용한 실험 결과를 통해, 제안 방법은 플래시 메모리로 보내지는 쓰기 요청의 수 측면에서 기존 방법에 비해 15% 이상의 성능 향상을 가져옴을 보인다.

NAND flash memory is becoming widely used as storage media for various mobile devices such as smart phones, portable media players (PMPs), digital cameras, and laptops. As the capacity of flash memory increases, the use of index structures on flash memory becomes more important. The B+-tree is one of the most popular index structures used in disk-based storage systems. However, due to the unique characteristics of flash memory, such as erase-before-write, and asymmetric read/write speed, the direct application of B+-tree index structures to flash-based storage systems incurs excessive write overhead. In this paper, we propose a space-efficient buffer management scheme for B+-trees on NAND flash memory, called SBBF. The proposed scheme stores changes made to a B+-tree in the buffer to reduce the number of write requests to flash memory. Compared to previous work, the proposed scheme can store more changes in the same size buffer by optimizing the use of the buffer space. Consequently, the number of write requests to flash memory is significantly reduced. The experimental results with real workloads show that the proposed scheme outperforms previous work by over 15% in terms of the number of write requests to flash memory.

Open-channel SSD is a new type of Solid-State Disk (SSD) that improves the garbage collection overhead and write amplification due to physical constraints of NAND flash memory by exposing the internal structure of the SSD to the host. However, the host-level Flash Translation Layer (FTL) provided for open-channel SSDs in the current Linux kernel consumes host memory excessively because it use page-level mapping table to translate logical address to physical address. Therefore, in this paper, we implemente a selective mapping table loading scheme that loads only a currently required part of the mapping table to the mapping table cache from SSD instead of entire mapping table. In addition, to increase the hit ratio of the mapping table cache, filesystem information and mapping table access history are utilized for cache replacement policy. The proposed scheme is implemented in the host-level FTL of the Linux kernel and evaluated using open-channel SSD emulator. According to the evaluation results, we can achieve 80% of I/O performance using the only 32% of memory usage compared to the previous host-level FTL.

Choosing the best page size for Virtual Memory requires considering several factors. A smaller page size reduces the amount of internal fragmentation. On the other hand, a larger page needs smaller page tables. However, this paper argues that the main reason to prefer a larger page is to increase the virtual to physical translation speed i.e. because the size of a TLB is limited, to facilitate increasing of TLB coverage we have to use larger pages

Memory ballooning is dynamic memory management technique for virtual machines (VMs). Ballooning is a part of memory reclamation technique operations used by a hypervisor to allow the physical host system to retrieve unused memory from certain guest virtual machines (VMs) and share it with others. Memory ballooning allows the total amount of RAM required by guest VMs to exceed the amount of physical RAM available on the host. Memory overcommitment enables a higher consolidation ratio in a hypervisor. Using memory overcommitment, users can consolidate VMs on a physical machine such that physical resources are utilized in an optimal manner while delivering good performance. Hence memory reclamation is an integral component of memory overcommitment. In this paper, we address that the basic cause of memory that ballooning is memory overcommitment from using memory-intensive virtual machines. We compared to others reclamation technique and identify Cost Associate with Memory Ballooning in state of Memory Overcommitment. The objective of this paper is to analyse memory ballooning technique for dynamic memory management of VMs. For this analysis, VMware based virtualization software, e.g., ESXi Server, vCenter Server, vSphere Client are installed and configured on the Centre for Innovation and Technology (CIT) Lab, DIU; for monitor and analyze VM performance for memory ballooning technique. The performance of memory ballooning technique is evaluated with two different test cases. The purpose is to help users understand, how this technique impact the performance. Finally, we presents the throughput of heavy workload with different memory limits when using ballooning or swapping; and analyse VM performance issue for this technique.

As the industry grows, the amount of data grows exponentially, and data analysis using these serves as a predictable solution. As data size increases and processing speed increases, it has begun to be applied to new fields by combining artificial intelligence technology as well as simple big data analysis. In this paper, we propose a method to quickly apply a machine learning based algorithm through efficient resource allocation. The proposed algorithm allocates memory for each attribute. Learning Distinct of Attribute and allocating the right memory. In order to compare the performance of the proposed algorithm, we compared it with the existing K-means algorithm. As a result of measuring the execution time, the speed was improved.

With the recent proliferation of memory-intensive workloads such as deep learning, analyzing memory access characteristics for efficient memory management is becoming increasingly important. Since read and write operations in memory access have different characteristics, an efficient memory management policy should take into account the characteristics of these two operations separately. Although some previous studies have considered the different characteristics of reads and writes, they require a modified hardware architecture supporting read bits and write bits. Unlike previous approaches, we propose a software-based management policy under the existing memory architecture for considering read/write characteristics. The proposed policy logically partitions memory space into the read/write area and the write area by making use of reference bits and dirty bits provided in modern paging systems. Simulation experiments with memory access traces show that our approach performs better than the CLOCK algorithm by 23% on average, and the effect is similar to the previous policy with hardware support.

The memory-based column repository has become an attractive architecture for big database storage because of its compression performance, and the cheap flash drive has become a popular storage for high-performance servers because of its outstanding I/O performance, and non-volatile, power-economic nature. First, we introduce a popular raw-oriented storage model and a new column-oriented model. Second, we propose a dual-index model using flash memory to improve the performance of the high-speed column-oriented database system. Our index management scheme achieves superior search performance by index segmentation and compact indexing. In terms of the search performance, our scheme outperforms traditional index management schemes.

The energy efficiency of memory systems is an important task in designing future computer systems as memory capacity continues to increase to accommodate the growing big data. In this article, we present an energy-efficient last-level cache management policy for future mobile systems. The proposed policy makes use of low-power PCM (phase-change memory) as the main memory medium, and reduces the amount of data written to PCM, thereby saving memory energy consumptions. To do so, the policy keeps track of the modified cache lines within each cache block, and replaces the last-level cache block that incurs the smallest PCM writing upon cache replacement requests. Also, the policy considers the access bit of cache blocks along with the cache line modifications in order not to degrade the cache hit ratio. Simulation experiments using SPEC benchmarks show that the proposed policy reduces the power consumption of PCM memory by 22.7% on average without degrading performances.