Earticle

최근 클라우드 컴퓨팅이 발전함에 따라 데이터베이스 아웃소싱에 대한 관심이 증가하고 있다. 그러나 데이터베이스 를 아웃소싱하는 경우 데이터 소유자의 민감한 데이터가 노출될 수 있다는 문제점이 존재한다. 따라서 본 논문에서 는 프라이버시 보호를 지원하는 병렬 kNN 분류 알고리즘을 제안한다. 제안하는 알고리즘은 기존 기법과 동일한 수 준의 정보 보호 수준을 제공하면서 다중 CPU 코어를 활용한 병렬 처리를 지원한다. 이를 위해 제안하는 알고리즘 은 단일 CPU 코어 기반 데이터 처리 프로토콜을 다중 CPU 코어 기반 데이터 처리 프로토콜로 변환함으로써 효율 적인 질의처리를 수행한다. 또한 노이즈(Noise) 데이터를 전처리함으로써 정보 보호를 지원하는 동시에 효율적인 질의 처리가 가능하다. 마지막으로 성능 평가를 통해 제안하는 알고리즘이 기존 기법보다 질의처리 시간 측면에서 8~30배 성능이 우수함을 보인다.

With the recent development of cloud computing, interest in database outsourcing is increasing. However, when outsourcing a database, there is a problem that sensitive data of the data owner may be exposed. Therefore, in this paper, we propose a parallel kNN classification algorithm that supports information protection. The proposed algorithm supports parallel processing using multiple CPU cores while providing the same level of information protection as the existing techniques. For this, the proposed algorithm performs efficient query processing by converting a data processing protocol based on a single CPU core into a data processing protocol based on multiple CPU cores. By preprocessing noise data, it also supports information protection and enables efficient query processing. Finally, it is shown from performance evaluation that the proposed algorithm is 8 to 30 times better than the existing techniques, in terms of query processing time.

In recent years, massive MIMO systems have been widely researched to realize high-speed data transmission. Since massive MIMO systems use a large number of antennas, these systems require huge complexity to detect the signal. In this paper, we propose a novel detection method for massive MIMO using parallel detection with maximum likelihood detection with QR decomposition and M-algorithm (QRM-MLD) to reduce the complexity and latency. The proposed scheme obtains an R matrix after permutation of an H matrix and QR decomposition. The R matrix is also eliminated using a Gauss?Jordan elimination method. By using a modified R matrix, the proposed method can detect the transmitted signal using parallel detection. From the simulation results, the proposed scheme can achieve a reduced complexity and latency with a little degradation of the bit error rate (BER) performance compared with the conventional method.

The scale invariant feature transform (SIFT) is an effective algorithm used in object recognition, panorama stitching, and image matching. However, due to its complexity, real-time processing is difficult to achieve with current software approaches. The increasing availability of parallel computers makes parallelizing these tasks an attractive approach. This paper proposes a novel parallel approach for SIFT algorithm implementation using a block filtering technique in a Gaussian convolution process on the SIMD Pixel Processor. This implementation fully exposes the available parallelism of the SIFT algorithm process and exploits the processing and input/output capabilities of the processor, which results in a system that can perform real-time image and video compression. We apply this implementation to images and measure the effectiveness of such an approach. Experimental simulation results indicate that the proposed method is capable of real-time applications, and the result of our parallel approach is outstanding in terms of the processing performance.

패턴매칭 연산은 네트워크 보안, 바이오 인포매틱스와 같은 분야에서 광범위하게 사용되는 중요한 연산이다. 많은 패턴 매칭 알고리즘 들 중에서 Aho-Corasick (AC) 알고리즘이 위와 같은 분야에서 집중적으로 활용되고 있어, AC 알고리즘의 실행을 가속화하고 실시간 실행을 위한 성능 상의 요구사항을 만족시키기 위하여 효율적인 병렬화 기법을 개발하는 것이 필수적이다. 본 논문에서는 AC 알고리즘의 실행에 활용되는 입력 텍스트 데이터와 비교의 대상이 되는 2-차원 배열로 구성된 레퍼런스 데이터를 모두 GPU 상의 on-chip 메모리 (또는 캐시)에 적재하여 병렬 패턴 매칭을 실행하는 기법을 개발한다. 이러한 새로운 접근법의 개발에 있어 데이터를 on-chip의 shared memory에 적재할 때 필요한 메모리 접근들을 효율적으로 스케쥴링 함으로써 데이터 적재에 드는 오버헤드를 크게 감소시킨다. 따라서 새 접근법은 데이터 적재에 드는 메모리 대기시간을 크게 줄이고, 이에 따라 큰 폭의 성능 향상을 얻게 된다. NVidia 9500 GT GPU를 활용한 실험결과, 본 논문의 접근법을 활용한 병렬실행 결과 순차실행 결과(Intel Core2Duo 범용 마이크로프로세서를 활용한)와 비교하여15배까지 성능을 향상시킬 수 있었다.

Pattern matching is a common and important operation in many applications including network security, bioinformatics, etc. Among many pattern matching algorithms, Aho-Corasick (AC) algorithm is intensively used in these applications. In order to speed up and meet the real-time performance requirement for AC algorithm, developing an efficient parallelization technique is essential. In this paper, we develop a new parallelization approach to cache both the input text data and the reference data organized as a 2-dimensional table in the on-chip memories (or caches) on the Graphic Processing Unit (GPU). The new approach also schedules memory accesses carefully to minimize the overhead in loading data to the on-chip shared memory. The approach significantly cuts down the memory latency to load the data and leads to impressive performance improvement. Experimental results on NVidia GT9500 GPU shows up to 15x speedup compared with a serial version on 2.2Ghz Core2Duo Intel processor.

본 논문은 크기가 n와 k인 nheap과 kheap을 병합시키기 위한 병렬 알고리즘을 제 시함과 동시에 그들을 MasPar상에 실제로 구현하고자 하는데 그 주된 목적이 있다. 이때, EREW-PRAM(Exclusive-Read Exclusive-Write Parallel Random Acess Machin)상에 서 max(2$^{-1}$, $\ulcorner$(m＋1)/4$\lrcorner$개의 프로세서를 이용해서 본 논문에 제시된 알고리즘 의 시간 복잡도가 O(log(n/k)＊log(n))임을 제시하였다. 여기서 i는 heap의 height를 뜻하며, m은 크기 n과 k의 합으로 구성된 것이다. 또한 이것을 MasPar 컴퓨터에 적용 을 시켰을 때, 테이타의 양이 8백만개이고, 64개의 프로세서를 이용한 경우의 speedup 을 33.934를 얻었다. 이때 적용된 데이타의 형태는 불완전 힙상에서 크기가 k〈n를 지 니는 경우의 처리이다. 그리고 이같이 제시된 알고리즘의 EPU(Effective Processor Utilization)을 계산하면 1인 최적의 speedup율을 나타냄을 알 수가 있다.

In this paper, we suggest a parallel algorithm to merge priority queues organized in two heaps, kheap and nheap of sizes k and n, correspondingly. Employing max(2$^{-1}$, $\ulcorner$(m＋1)/4$\lrcorner$'s processors, this algorithm requires O(log(n/k)＊log(n)) on an EREW-PRAM, where i is the height of the heap and m is the summation of sizes n and k. Also, when we run it on the MasPar machine, this method achieves a 33.934-fold speedup with 64 processors to merge 8 million data items which consist of two heaps of different sizes. So our parallel algorithm's EPU is close to 1, which is considered as an optimal speedup ratio.eedup ratio.

재귀원형군은 마이크로 프로세스의 모델로서 활발하게 연구되고 있으며 특히 슈퍼컴퓨팅 분야에서 많은 관심을 불러 일으키고 있다. 본 논문에서는 재귀원형군에서 메시지의 경로 설정을 연구하는데 이는 네트워크의 성능 평가에 중요한 기준이 된다. 재귀원형군에서 출발 노드에서 목적 노드까지 m개의 패킷을 m개의 경로를 따라서 동시에 전송하고자 한다. 이 때 i번째의 패킷은 i번째의 경로를 따라서 전송된다. $(o{\leq}i{\leq}m-1)$. 모든 패킷들이 목적 노드에 신속하고 안전하게 도달하기 위해서 i번째의 경로는 disjoint해야 한다. 이들 경로들을 설계하기 위해서 Hamiltonian Circuit Latin Square(HCLS)를 재귀원형군에 적용시켜서 $O(n^2)$ 병렬 경로 알고리즘을 제안한다.

Recursive circulant graph has recently developed as a new model of multiprocessors, and drawn considerable attention to supercomputing, In this paper, we investigate the routing of a message i recursive circulant, that is a key to the performance of this network. On recursive circulant network, we would like to transmit m packets from a source node to a destination node simultaneously along paths, where the ith packet will traverse along the ith path $(o{\leq}i{\leq}m-1)$. In oder for all packets to arrive at the destination node quickly and securely, the ith path must be node-disjoint from all other paths. For construction of these paths, employing the Hamiltonian Circuit Latin Square(HCLS), a special class of $(n{\times}n)$ matrices, we present $O(n^2)$ parallel routing algorithm on recursive circulant network.

연역 데이타베이스가 병렬 컴퓨터 구조에 분할 적재될 때, 내포 술어에 대한 갱신이 결정적일 필요가 있으며, 이 결과를 이용한 내포 술어의 병렬 평가 알고리즘이 요구된 다. 본 논문에서는 병렬 연역 데이타베이스의 내포 술어에 대한 삽입과 삭제가 결정적 인 방법을 제안하고 병렬 영역 데이타베이스를 휘한 병렬 컴퓨터 구도에서 갱신 방 법이 고려된 확장된 병렬 평가 알고리즘을 제안한다. 연역 데이타베이스는 외연적 데이타베이스 즉 사실들의 집합과, 내포적 데이타베이스 즉 규칙들의 집합으로 구성된다. 이 집합들을 여러개의 처리기에 분산 적재 하였을 때, 각각의 처리기에서 갱신 방법과 그 결과를 이용한 병렬 평가방법을 연구한다. 각각의 처리기는 자신의 지역 기억장치를 가지며 연결망을 통하여 서로 메세지를 교환함으로써 통신한다.

The deterministic update method of intensional predicates in a parallel deductive database that deductive database is distributed in a parallel computer architecture in needed. Using updated data from the deterministic update method, a strategy for parallel evaluation of intensional predicates is required. The paper is concerned with an approach to updating parallel deductive database in which very insertion or deletion can be performed in a deterministic way, and an extended parallel semi-naive evaluation algorithm in a parallel computer architecture. After presenting an approach to updating intensional predicates and strategy for parallel evaluation, its implementation is discussed. A parallel deductive database consists of the set of facts being the extensional database and the set of rules being the intensional database. We assume that these sets are distributed in each processor, research how to update intensional predicates and evaluate using the update method. The parallel architecture for the deductive database consists of a set of processors and a message passing network to interconnect these processors.

일반적으로 유도무기의 탐색기와 유도조종장치는 유도탄의 상태를 나타내기 위해 표적, 탐색, 인지, 포착정보를 처리하여 유도무기의 운용 및 제어를 담당하는 역할을 한다. 유도에 필요한 신호는 시선 변화율 신호, 시각 신호, 종말 단계 동체 지향 신호이며, 발사 통제에 필요한 신호는 표적, 감지 신호가 필요하다. 최근 유도탄의 복잡하고 처리하기 어려운 유도탄 신호를 실시간으로 처리하기 위해 유도탄의 데이터 처리 속도를 높여야 한다. 본 연구는 PLINQ(Parallel Language-Integrated Query)의 병렬 알고리즘 방법 중 스톱앤고와 역 열거형 알고리즘을 적용한 후 유도탄 점검 프로그램을 이용하여 실시간으로 유도탄 필요 신호 데이터 처리속도를 비교 후 처리결과를 나타내었다. 도출된 데이터 처리결과 기준으로 다중코어 처리방식과 단독코어 처리방식 CPU(Central Processing Unit) 처리속도 비교, CPU 코어 이용률을 비교하고 병렬처리 알고리즘 적용 시 유도탄 데이터 처리에 효과적 방법을 제안한다.

In general, the guided weapon seeker and the guided control device process the target, search, recognition, and capture information to indicate the state of the guided missile, and play a role in controlling the operation and control of the guided weapon. The signals required for guided weapons are gaze change rate, visual signal, and end-stage fuselage orientation signal. In order to process the complex and difficult-to-process missile signals of recent missiles in real time, it is necessary to increase the data processing speed of the missiles. This study showed the processing speed after applying the stop and go and inverse enumeration algorithm among the parallel algorithm methods of PINQ and comparing the processing speed of the signal data required for the guided missile in real time using the guided missile inspection program. Based on the derived data processing results, we propose an effective method for processing missile data when applying a parallel processing algorithm by comparing the processing speed of the multi-core processing method and the single-core processing method, and the CPU core utilization rate.

MRNS(Mixed Radix Number System) 네트워크는 슈퍼컴퓨터나 MIMD의 모 델로 널리 쓰이고 있으며 많은 연구가 진행되고 있는 하이퍼큐브의 일반적인 대수학적 모델이다. 본 논문에서는 MRNS 네트워크상에서 메세지의 전송 알고리즘을 연구 하였다. 우리가 이 네트워크상에서 임의의 발신 노드부터 수신노드까지 n개의 패킷들을 동시에 보내려고할 때 이들 패킷들의 빠르고, 안전하게 수신 노도까지 도달하기 위해서는 1번 째의 경로가 다른 모든 경로들로부터 node-disjoint 되어야 한다. 이를 위해 우리는 특수한 메트릭스인 HCLS(Hamiltonian Circuit Latin Squre)[1〕를 응용하여 선형 병렬 전송알고리즘을 개발하였다.

MRNS network is a general algebraic structure of Hypercube network which has recently drawn considerable attention to supercomputing and message-passing communication. In this paper, we investigate the routing of a message in an n- dimensional MRNS network that is a key to the performance of this network. On the n-dimensional MRNS network we would like to transmit packets from a source node to a destination node simultaneously along a fixed number of paths, where the superscript packet will traverse along the superscript path. In order for all packets to arrive at the destination node quickly and securely, the ith path must be node-disjoint from all other paths. By investigating the conditions of node-disjoint paths, we will employ the special matrices called as the Hamiltonian Circuit Latin Square(HCLS) described in 〔1〕to construct a set of node-disjoint paths and suggest a linear-time parallel routing algorithm for the MRNS network.

본 연구에서는 코아분석자료와 다상 생산자료를 활용하여 공극률과 투과도 등의 저류층 특성을 규명하기 위해 3차원 저류 전산시뮬레이터와 실수코딩 유전자 알고리즘이 적용된 병렬처리 역산모델을 개발하였다. 개발된 모델을 3개의 층으로 구성된 불균질 저류층에 적용하여 다상 생산자료의 역산을 통해 공극률과 투과도 분포를 산출한 결과, 유전자 알고리즘은 43 세대만에 수렴하였으며 수렴 시 적합도는 0.00107로 양호한 것으로 나타났다. 산출된 최적 투과도 분포로부터 1번 층의 경우 좌측상부에서 우측하부에 걸쳐 저투과도 지역(LPZ)이 존재하고 2번과 3번 층의 경우 좌측과 우측하부에 각각 저투과도 지역이 존재하는 것이 확인되었다. 산출된 최적 공극률과 투과도 분포를 적용하여 저류 전산시뮬레이션을 통해 계산된 압력과 관측 압력을 비교한 결과, 생산정 1에서는 압력 상대오차의 합이 3.3%, 생산정 2는 5.4%로써 매우 양호한 일치를 보였다. 마지막으로, 3개의 노드로 구성된 클러스터에서 병렬처리 연산효율을 평가한 결과, 병렬처리 연산 시 일괄처리 연산에 비해 평균 2.9배 정도 연산시간이 단축됨을 알 수 있었다.

This paper presents the development of a parallelized inverse model equipped with real-coded genetic algorithm, and its application for the characterization of a heterogeneous reservoir with integration of the core analysis data and multi-phase production data. By utilizing the developed model in this study, we performed the inverse calculation with the observed production data obtained from three-layered reservoir system in order to estimate porosity and permeability distributions. As a result, number of generations for the convergence was 43 and the fitness was 0.00107. From the calculated distributions of porosity and permeability, it was confirmed to be low permeability zone located at left-top and right-bottom side in the layer 1. In the case of layer 2 and 3, its zone is located at left and right-bottom side, respectively. According to the pressure matching results, the sum of the relative errors at producer 1 and producer 2 were 3.3% and 5.4%, respectively, that is, it was found that the pressures observed at well almost identical to those calculated by the developed model. Finally, from the estimated calculating efficiency of parallel process with three-nodes cluster, it shows that parallel process was 2.9 times as fast as serial one on an average.

본 논문에서는 최적의 병렬 처리를 위해 random value pool을 이용하는 정보보호 지원 병렬 kNN 질의처리 알고리즘을 제안한다. 제안하는 알고리즘은 생성하는 난수와 암호문 난수를 random value pool의 메모리 공간에 미리 저장해 놓고, 임의의 정수가 필요한 때 random value pool에서 난수와 그에 해당하는 암호문 난수를 선택하여 암호화 연산의 비용을 줄인다. 제안하는 병렬 kNN 질의처리 알고리즘은 기존 kNN 질의처리 알고리즘의 병렬 처리 버전에 비해 약 1.6-8.4배의 우수한 질의처리 성능 향상을 보인다.

This paper proposes a privacy-preserving parallel kNN query processing algorithm that utilizes a random value pool to perform optimal parallel processing. The proposed parallel algorithm involves pre-storing the generated random numbers and corresponding encrypted random numbers in the memory space of the random value pool. When an arbitrary integer is needed, the proposed parallel algorithm selects random numbers and their corresponding encrypted random numbers from the random value pool, reducing the cost of encryption operations. The proposed kNN query processing algorithm demonstrates a remarkable 1.6-8.4 times better performance, compared to the parallel versions of existing kNN query processing algorithms.

본 논문은 병렬 해쉬 결합 연산에서 데이터 분산 시에 나타나는 부하의 불균형과 버켓 오버플로우를 해결하기 위한 새로운 데이터 분산 방법을 제안한다. 제안된 데이터 분산 방법은 편재된 분포를 갖는 데이터들을 히스토프로그램 변환 기법에 의하여 각 노드의 성능에 따라 균일하게 분산 시킨다. 또한 본 논문에서는 이 분산 방법을 병렬 해쉬 결합 연산에 적용하여 데이터 편재에 따른 성능 저하를 해결할 수 있는 알고리즘을 제안하고, 기존의 병렬 결합 알고리즘들과의 성능 비교를 위하여 모의 실험결과COREDB 병렬 데이터베이스 컴퓨터 상에서의 실험을 통하여 편재된 분포를 갖는 데이터에 대하여 성능 분석을 수행한다. 실험 결과에서 편재된 데이터에 대하여 기존의 다른 결합 연산 알고리즘보다 제안된 알고리즘이 우수한 성능을 나타냄을 보인다.

In this pater, we first propose a data distribution framework to resolve load imbalance and bucket oerflow in parallel hash join.Using the histogram equalization technique, the framework transforms a histogram of skewed data to the desired uniform distribution that corresponds to the relative computing power of node processors in the system.Next we propose an effcient parallel hash join algorithm for handing skwed data based on the proposed data distribution methodology.For performance comparison of our algorithm with other hash join algorithms.we perform similation experiments and actual exeution on COREDB database computer with 8-node hyperube architecture. In these experiments, skwed data distebution of the join atteibute is modeled using a Zipf-like distribution.The perfomance studies undicate that our algorithm outperforms other algorithms in the skewed cases.

일반적으로 GPU 기반 트리 탐색을 수행할 경우 병렬 처리 속도가 생각보다 크게 향상되지 않는 경우가 대부분이다. 본 논문에서는 이러한 원인을 분석하고 그 분석 결과로 GPU 병렬 처리 하드웨어 아키텍처 내 최소 물리적 스레드 실행 단위인 warp 내에서 분기문(if문)으로 인한 warp divergence가 일어나기 때문임을 제시한다. 또한 이러한 warp divergence를 최소화할 수 있는 병렬 shifted sort 알고리즘과의 비교를 통해 shifted sort 알고리즘이 일반적인 GPU 내 트리 탐색에 비해 우수한 성능을 보이는 구조임을 제시하였다. 분석 결과 GPU 기반 kd-tree 탐색에 비해 warp divergence가 발생하지 않은 shifted sort 탐색은 3차원 공간에서 데이터나 쿼리의 수가 $2^{23}$개 일 때 16배 이상의 빠른 처리 속도를 보였으며 이 성능 차이는 데이터나 쿼리의 개수가 증가함에 따라 더 커지는 경향을 보였다.

It is common to achieve lower performance in traversing tree data structures in GPU than one expects. In this paper, we analyze the reason of lower-than-expected performance in GPU tree traversal and present that the warp divergences is caused by the branch instructions ("if${\ldots}$ else") which appear commonly in tree traversal CUDA codes. Also, we compare the parallel shifted sort algorithm which can reduce the number of warp divergences with a kd-tree CUDA implementation to show that the shifted sort algorithm can work faster than the kd-tree CUDA implementation thanks to less warp divergences. As the analysis result, the shifted sort algorithm worked about 16-fold faster than the kd-tree CUDA implementation for $2^{23}$ query points and $2^{23}$ data points in $R^3$ space. The performance gaps tend to increase in proportion to the number of query points and data points.

본 연구에서는 공유메모리 병렬 컴퓨터 환경에서 N개의 key를 $O(log^2N)$ 시간에 정렬 할 수 있는 병 알고리즘인 SARED-MEMORY-BS와 REDUCED-BS를 설계하였다. REDICED-BS 알고리즘은 각각 로세서에 있는 local memory를 효율적으로 사용할 수 있도록 제안한 parity전략을 사용하였다. 각각의 프로세서에 있는 local memo교를 효율적으로 사용함으로써 REDUCED-BS 알고리즘은 SHARED-MEMORY-BS 알고리즘에 비햐여 통신의 빈도수가 약 1/2정도 감소된 것으로 나타났다. 결과적으로 REDUCED-BS 알고리즘은 병렬 정렬시 통신을 감소시킴으로써 컴퓨터의 사용 효율을 향상시킬 수 있다.

This paper presents parallel sorting algorithm, SHARED-MEMORY-BS and REDUCED-BS, which are implemented on shared-memory parallel computers. These algorithm sort N keys in $O(log^2N)$ time. REDUCED-BS users a parity strategy which gives an idea for the efficient usage of the local memory associated with each processor. By taking advantage of the local memory associated with each processor, the communication of REDUCED-BS is decreased by approximately half that of SHARED-MEMORY-BS. On the basis of alleviating the communication, the algorithm REDUCED-BS results in a significant improvement of performance.

본 논문에서는 GPU 병렬 처리 하드웨어 아키텍처 내 최소 물리적 스레드 실행 단위(warp) 내에서 shifted sort 기반 k개 최근접 이웃 검색 기법을 구현하는 방법을 논의하고 일반적으로 동일한 목적으로 널리 사용되는 GPU 기반 kd-tree 및 CPU 기반 ANN 라이브러리와 비교한 결과를 제시한다. 또한 많은 애플리케이션에서 k가 비교적 작은 값이 필요한 경우가 많다는 사실을 고려해서 k가 warp 내부에서 직접 처리 가능한 2, 4, 8, 16개일 때 최적화에 집중한다. 구현 세부에서는 사용한 CUB 공개 라이브러리의 루프 내 메모리 관리 방법, GPU 하드웨어 직접 명령 적용 방법 등의 최적화 방법을 논의한다. 실험 결과, 제안하는 방법은 기존의 GPU 기반 유사 방법에 비해 데이터 지점과 질의 지점의 개수가 각각 $2^{23}$개 일 때 16배 이상의 빠른 처리 속도를 보였으며 이러한 경향은 처리해야 할 데이터의 크기가 커지면 더욱 더 커지는 것으로 판단된다.

This paper presents and discusses an implementation of the GPU shifted sorting method to find approximate k nearest neighbors which executes within "warp", the minimum execution unit in GPU parallel architecture. Also, this paper presents the comparison results with other two common nearest neighbor searching methods, GPU-based kd-tree and ANN (Approximate Nearest Neighbor) library. The proposed implementation focuses on the cases when k is small, i.e. 2, 4, 8, and 16, which are handled efficiently within warp to consider it is very common for applications to handle small k's. Also, this paper discusses optimization ways to implementation by improving memory management in a loop for the CUB open library and adopting CUDA commands which are supported by GPU hardware. The proposed implementation shows more than 16-fold speed-up against GPU-based other methods in the tests, implying that the improvement would become higher for more larger input data.

본 논문에서는 그래픽스 프로세싱 유닛의 대표적인 기술인 NVIDIA의 쿠다 아키텍처를 채택하여 데이터 병렬성이 뛰어 난 벡터 기반의 래스터화 알고리즘을 구현하고 성능을 분석하였다. 또한 다중 GPU 시스템 환경에서 GPU개수를 달리하여 래스터화 알고리즘을 매핑하고 그에 따른 성능 및 에너지 효율을 분석하였다. 블록 사이즈를 같게 맞춘 후 블록의 차원을 변경하는 방법과 블록 사이즈를 변경하는 방법을 사용하여 실험하였으며 GPU는 최대 7개를 사용하였다. 모의실험결과, 블 록 사이즈가 같을 때는 오차 범위 내로 비슷한 성능을 보였고 GPU를 많이 사용할수록 수행 속도는 높아졌다.

This paper implemented and analyzed performance and energy efficiency of the vector-based rasterization algorithm using NVIDIA’s CUDA (Compute Unified Device Architecture) which is a representative technique of graphics processing units(GPUs). In addition, we implemented and analyzed the performance and energy efficiency of the rasterization algorithm with varying the number of GPUs in a multi-GPU system. In the experiment, we simulated for varying dimensions of blocks while keeping same block size as well as varying the block size, and used for varying the number of GPUs up to 7. Experimental results indicate that each case with same block size shows similar performance, but performance is increased with an increase in the number of GPUs.

Traveling salesman problem is to minimize the total cost for a traveling salesman who wants to make a tour given finite number of cities along with the cost of travel between each pair them, visiting each cities exactly once before returning home. Traveling salesman problem is known to be NP-hard, and it needs a lot of computing time to get the optimal solution, so that heuristics are more frequently developed than optimal algorithms. This study suggests a hybrid parallel genetic algorithm(HPGA) for traveling salesman problem. The suggested algorithm combines parallel genetic algorithm, nearest neighbor search, and 2-opt. The suggested algorithm has been tested on 7 problems in TSPLIB and compared the results of existing methods(heuristics, meta-heuristics, hybrid, and parallel). Experimental results shows that HPGA could obtain good solution in total travel distance minimization.

Among the semiconductor If-chips, unlike memory chips, a majority of Application Specific IC(ASIC) products are produced by customer orders, and meeting the customer specified due date is a critical issue for the case. However, to the one who understands the nature of semiconductor manufacturing, it does not take much effort to realize the difficulty of meeting the given specific production due dates. Due to its multi-layered feature of products, to be completed, a semiconductor product(called device) enters into the fabrication manufacturing process(FAB) repeatedly as many times as the number of the product specified layers, and fabrication processes of individual layers are composed with similar but not identical unit processes. The unit process called photo-lithography is the only process where every layer must pass through. This re-entrant feature of FAB makes predicting and planning of due date of an ordered batch of devices difficult. Parallel machines problem in the photo process, which is bottleneck process, is solved with restricted roll out algorithm. Roll out algorithm is a method of solving the problem by embedding it within a dynamic programming framework. Restricted roll out algorithm Is roll out algorithm that restricted alternative states to decrease the solving time and improve the result. Results of simulation test in condition as same as real FAB facilities show the effectiveness of the developed algorithm.

최근 소셜 네트워크 서비스가 폭발적으로 증가하면서 빅데이터 분석 연구가 많이 진행되고 있 다. 이 중, 해쉬함수를 이용해서 빅데이터를 분석하는데 주로 이용되는 최소 완전 해쉬함수(MPHF) 방법은 이론적으로는 해쉬충돌이 일어나지 않지만 실제로 사용하면 잦은 충돌 문제가 발생한다. 이로 인해서 빅데이터 분석시간이 길어진다. MPHF의 단점이며 데이터의 양에 관계없이 해쉬 충돌이 일어 나지 않도록 하기위해서 본 논문에서는 해쉬함수를 병렬화에 있어서 Heuristic 알고리즘을 적용하여 해쉬 인덱스를 최적화하는 방안을 제안한다. 실험 부분에서는 본 제안방법의 착안점에 따른 우수성을 기존의 방법과 비교하여 보여준다.

According to explosive increase of social network service (SNS), big data analysis methods have been developed by many researchers. Out of the methods, Minimal Perfect Hash Function has been used in big data analysis. The method sometimes cause a hash collision in real applications and results in more analysis time. In order to solve the problem, we propose a Collision Free Indexing algorithm using parallel hash function. For developing our method, we optimize hash index by applying a heuristic concept. In the experimental section, we show an outperformance of out method comparing with an existing method.