Earticle

Band-pass signals are used everywhere in radio communications. The band-pass property makes the substitution of each RF/microwave/ optical analog signal processing possible with a low-frequency digital one in Software Defined Electronics (SDE). In SDE, the high frequency band-pass signals are transformed into the BaseBand (BB) by a universal HW device and every application is implemented in BB, entirely in software. SDE concept uses (i) the lowest sampling rate attainable theoretically and (ii) the same universal HW device in every application. The huge level of flexibility offered by the SW implementation is essential in many applications from cognitive radio to adaptive reconfigurable systems. This tutorial, written for interested readers who have no solid background in software defined radio, virtual instrumentation and SoC technology, surveys the SDE theory, uses a step-by-step approach for the derivation of BB equivalents and demonstrates the application of SDE concept in scientific research, prototyping and education.

MTD(Moving Target Defense)는 자가 복원력이 있는 무선 통신 시스템을 구축할 수 있도록 대상 시스템의 다양한 구조 및 운영 관련 파라미터들을 동적으로 변경시키도록 설계함으로써 공격자의 악의적 공격으로부터 시스템의 취약점을 보호하는 기술이다. 본 논문에서는 MTD-SDR 기술을 기반으로 하는 통신 시스템에서 랜덤/순서적 스캐닝/재밍 공격 성공 확률에 대한 식을 유도하고 시뮬레이션을 통해 그 결과를 검증하였다. 결과적으로 랜덤 스캐닝 공격의 경우에는 전송채널 변화주기 값이 증가할수록 공격성공률이 증가하는 반면, 랜덤 재밍 공격의 경우에는 변화가 없다. 순서적 공격의 경우에는 랜덤 공격과 유사한 경향의 성공률 패턴을 보이지만 전송채널 변화주기가 커져서 전체 전송채널 수에 접근할수록 재밍 공격 의 경우에는 최대 2배, 스캐닝 공격의 경우에는 최대 36% 정도 랜덤 공격에 비해 공격 성공률이 높은 것으로 나타났다.

The MTD-based approach changes various operating parameters dynamically so that the vulnerability of the system can be protected from the malicious attack. In this paper, random/serial scanning/jamming attack success probabilities have been mathematically analyzed and verified through simulation to improve the security of the wireless communication systems in which the MTD-SDR technologies are applied. As a result, for random scanning attacks, attack success probability increases as the change period of transmission channel increases, while for random jamming attacks there is no change. The attack success probability patterns for serial attacks are similar to those of random attacks, but when the change period of transmission channel approaches to the total number of transmission channels, the success probability of serial attack is getting greater than that of random attack, up to twice in jamming attacks and up to 36% in scanning attacks.

본 논문은 차세대 무선 전송 시스템에서 한정된 자원을 최대한 효율적으로 이용하면서, 서로 다른 여러 전파 환경에 서 높은 데이터 전송률을 가지고 전송 신호의 왜곡 없이 많은 사용자들을 지원할 수 있어야 하기 때문에, 이러한 환경에서의 효율적인 전송 시스템을 연구하였다. 제한된 주파수 대역에서 많은 양의 데이터를 취급해야 하므로 매우 복잡한 디지털 변조 방식을 채택 하게 된다. 특히 전력 증폭기의 선형성이 전체 통신 시스템의 선형성을 좌우하므로 선형 증폭기가 필요하게 된다. 무선 인지형 시스템에서 Primary User 와 Secondary User와의 관계에서 Power Control Issue 가 있다. 이러한 문제점 을 해결하기 위하여 시뮬레이션을 통하여 Feed-forward PA을 이용하고 선형성을 극복하는 동시에 Power Control을 하면서 인지무선 파워 선택을 할 수 있도록 하여 통신 시스템에서 상호 비선형간섭을 최소화하였다.

In this paper, it is required that the next generation wireless transmission system can support a large number of users without distortion of transmission signal with high data rate in various different propagation environment while using limited resources as efficiently as possible, and therefore an efficient transmission system is continuously required. Because of the large amount of data to be handled in a limited frequency band, a very complex digital modulation scheme is adopted. the linearity of the power amplifier determines the linearity of the entire communication system, and thus a linear amplifier is required. In cognitive radion systems, there is a power control issue in the relationship between primary and secondary users. This problem is solved by simulating the communication system so as to select the cognitive radio power while power control while overcoming linearity by using feed-forward PA.

최근 이동 단말의 급격한 증가와 함께 통신망 구축의 용이성, 단말의 자유로운 이동성 및 세션의 연속성, 유 선에 비견되는 데이터 전송 대역폭 등을 제공하는 무선 통신 기술에 대한 수요가 급증하고 있다. 그러나 이러한 무선 통신은 신호전달 특성상 도청이나 DOS 공격, 세션 하이재킹, 재밍 등과 같은 악의적 무선 사이버 공격에 취약하다는 단점을 갖는다. 이와 같은 무선 사이버 공격을 막는 다양한 방법 중 최근 많은 연구가 이루어지고 있는 MTD(Moving Target Defense) 기술은 시스템이 공격 받을 수 있는 요소들을 지속적으로 변경시킴으로써 방어 시스템의 보안 능력 을 향상시키는 기법이다. 본 논문에서는 자가 방어 및 복원력이 있는 무선 통신 시스템 구축을 위해 변복조 방법, 동작 주파수, 전송 패킷 길이 등을 동적으로 변화시키는 MTD 기법이 적용된 SDR(Software Defined Radio) 무선통신 테스트베드를 개발하고, 악 의적 사용자의 공격 성공률에 대한 성능분석 수식을 제안하고, 시뮬레이션을 통해 성능분석 결과의 타당성을 검증하였 다.

With the rapid increase in the number of mobile terminals, demand for wireless technologies has sharply increased these days. While wireless communication provides advantages such as ease of deployment, mobility of terminals, continuity of session, and almost comparable transmission bandwidth to the wired communication, it has vulnerability to malicious radio attacks such as eavesdropping, denial of service, session hijacking, and jamming. Among a variety of methods of preventing wireless attacks, the MTD(Moving Target Defense) is the technique for improving the security capability of the defense system by constantly changing the ability of the system to be attacked. In this paper, in order to develop a resilient software defined radio communication testbed system, we present a novel MTD approach to change dynamically and randomly the radio parameters such as modulation scheme, operating frequency, packet size. The probability of successful attack on the developed MTD-based SDR communication system has been analysed in a mathematical way and verified through simulation.

This paper presents a new low voltage tunable Low Pass (LP) filter for Software Defined Radios (SDR) wireless transceivers. The proposed LP filter attempts to optimize the performance of SDRs as it operates at relatively low voltage while providing wide tunable range at the same time. It is constructed using Gm-C technique employing three Operational Transconductance Amplifiers (OTA) and two grounding capacitors. The filter also exhibits independent electronic tuning of center frequency (fc) and quality factor (Q) providing more accuracy in its frequency response. Also its circuit can be synthesized to produce multiple other filter frequency responses by varying inputs which can be useful in other applications. The OTA is the main active element in the filter operating at input supply voltage of 1 V and providing open loop dc gain of 38 dB with power dissipation of 270 uW. The proposed LP filter is envisioned as a part of Zero-IF SDR architecture operating at a baseband section. Simulations are done in HSPICE using CMOS 0.18μm process parameters as functional verification of the presented theory.

With the progress of society signal measurement and analysis have more widely range of applications, but the spectrum analyzer was generally expensive to make it difficult for popularization and application. In this paper, a design methodology of low cost, stable reliable spectrum analyzer based on the idea of Software Defined Radio (SDR) is presented, which consists of three functional units. The STM32 is the core of spectrum analyzer and is the key base to signal acquisition and analysis of the system. This paper designs the detailed hardware circuit and the software and optimizes the display program to obtain a higher refresh rate. Through testing the design is stable and reliable, simple and practical, and suitable for use in scientific research and industry production.

Recently, through the development of the mobile network, a user was offered various services. The SDR technology is accessible to various mobile networks in the environment. In various wireless network services such as the ubiquitous and Convergence environment, it can provide the user an optimum radio environment. It is acceptable the various services like this as the SDR terminal of one through the Waveform Application, and more developed wireless network technique is applicable. Particularly, the processing speed of a processor developed exponentially with the growth of the semi-conductor technology. Furthermore, as the conversion technique between the digital signal and the analog signal developed rapidity, the introduction of SDR was available in the high speed data transfer system including 3rd generation wireless internet service. It has to be seamless vertical handover executable so that the SDR terminal can provide internet access service in which it is various to a user. In this research, we propose a method for supporting the Seamless VHO in the SDR terminal and the VHO-SCA for interoperate a SDR Middleware and IEEE 802.21 MIH.

This paper proposes an efficient implementation of digital up and down conversion for Software Defined Radio (SDR) using Model-Based Design (MBD). In particular, a novel flow for designing digital up and down conversion is detailed. Using MBD, a system model is at the center of the development process, from requirement development, through design, implementation, and testing. Using MBD, code can be automatically generated for system and create test benches for system verification, which is saving time and avoiding the introduction of manually coded errors. Design example shows that the proposed method can greatly reduce the complexity of digital up and down conversion while providing the efficient and reliability of design flow.

To meet the needs of future mobile communication, an essential approach is adopting new architectures of the mobile communication network and advanced technologies of wireless transmission. We choose GNU Radio and Universal Software Radio Peripheral (USRP) to construct a test platform for mobile communication technologies based on SDR. With the platform, a real communication conforming to LTE-Advanced physical layer specification is implemented by the PSS/SSS of LTE radio frame. The platform provides a tool to design, test and verify mobile communication technologies in real environment.

최근 급속한 발전으로 인해 다양해지고 있는 무선 통신 기술들은 각자의 고유한 주파수, 채널 부호화 기법. 변복조 기법을 쓰는 경우가 많다. 이로 인해, 다양한 무선 통신 기술간의 비호환성 문제가 제기되고 있다. 이러한 문제를 해결하기 위한 기술이 SDR(Software Defined Radio)이다. SDR은 신호 처리(Signal Processing)를 소프트웨어적으로 구현하는 것이다. 이러한 SDR 기술은 하나의 하드웨어를 이용해서 설러 무선 통신 기술들을 이용할 수 있게 한다. 현재 대부분의 SDR의 연구는 재구성 가능한 하드웨어 로직과 코어 프레임워크인 SCA(Software Communication Architecture)로 초점이 맞추어지고 있다 하지만 SDR 시스템의 특성을 고려했을 때, 실시간성(Real-Time)과 유연성(Flexibility), 재구성(Reconfigurability)을 위한 기능을 추가하기 위해 이에 적합한 운영체제의 연구가 필요하다. 본 논문에서는 휴대 기기에서의 SDR 시스템에 대해 간략히 알아보고 이를 위한 운영체제의 요구사항을 설명하여 그에 적합한 운영체제의 구조와 재구성 기법을 설명한다.

본 논문에서는 software defined radio(SDR) 기반의 고속의 다중 모드, 다중 대역을 위한 새로운 six-port 직접변환 수신기를 제안한다. 설계한 수신기는 2개의 CMOS four-port BPSK 수신기와 직교 LO 신호 발생을 위한 이중 대역 1단 polyphase 필터로 구성되어 있다. 0.18 ${\mu}m$ CMOS 공정을 이용하여 마이크로파 대역에서 처음으로 개발한 four-port 수신기는 두 개의 능동 결합기, 능동 발룬, 두 개의 전력 검출기 및 아날로그 디코더로 구현되어 있다. 제안한 polyphase 필터는 type-I 구조를 선택하였으며, LO 신호의 전력 손실을 줄이기 위하여 1단으로 구현 하였고, 커패시터를 사용하는 것 대신하여 LC 공진구조를 적용하여 이중 대역 동작을 구현하였다. 제안한 sixport 수신기의 RF 가용범위를 확장하기 위하여, six-port junction과 전력 검출기에 I/Q 위상 및 크기를 보정하는 회로를 추가하였다. 제안한 회로에서 위상과 크기 부정합의 보정 범위는 각각 8도와 14 dB이다. 제작한 six-port 수신기는 이중 대역인 900 MHz와 2.4 GHz 대역에서 M-QAM, M-PSK의 40 Msps의 변조 신호를 성공적으로 복조하였다.

In this paper, a new six-port direct conversion receiver for high-speed multi-band multi-mode wireless communication system such as software defined radio(SDR) is proposed. The designed receiver is composed of two CMOS four-port BPSK receivers and a dual-band one-stage polyphase filter for quadrature LO signal generation. The four-port BPSK receiver, implemented in 0.18 ${\mu}m$ CMOS technology for the first time in microwave-band, is composed of two active combiners, an active balun, two power detector, and an analog decoder. The proposed polyphase filter adopt type-I architecture, one-stage for reduction of the local oscillator power loss, and LC resonance structure instead of using capacitor for dual-band operation. In order to extent the operation RF bandwidth of the proposed six-port receiver, we include I/Q phase and amplitude calibration scheme in the six-port junction and the power detector. The calibration range of the phase and amplitude mismatch in the proposed calibration scheme is 8 degree and 14 dB, respectively. The validity of the designed six-port receiver is successfully demonstrated by modulating M-QAM, and M-PSK signal with 40 Msps in the two-band of 900 MHz and 2.4 GHz.

본 논문에서는 부하 저항을 갖는 접힌 구조의 모노폴 안테나를 제안 하였고, 설계 변수들이 안테나의 반사손실 특성에 미치는 영향에 대해 분석 했다. 제안한 안테나의 임피던스 대역폭(VSWR < 3)은 30 ~ 2000 MHz이고, 이는 HF/VHF/UHF 대역을 모두 포함한다. 진행파 안테나로 동작하게 하기 위해 안테나에 여섯 개의 부하 저항을 이용하여 안테나의 끝에서 발생하는 반사파를 많이 줄일 수 있었다. 부하 저항에 의해서 감소되는 방사 효율 감소를 줄이기 위해 안테나의 끝부분에 부하 저항을 달았고, 부하 저항들의 저항 값은 반사 손실 특성이 좋은 Klopfenstein taper를 이용하였다. 제안한 안테나는 모노폴 안테나와 같이 전방향성 방사패턴을 갖는다. 급전부분과 제안한 안테나의 입력단 부분에서의 광대역 임피던스 변환을 위해 급전 부분과 안테나의 입력단 사이에 10 ~ 1900 MHz에서 동작하는 발룬(Balun)을 이용하였다. 제안한 안테나의 광대역 특실과 방사패턴은 다대역 다기능 통신기에 이용될 수 있을 것으로 예상한다.

We propose a folded monopole antenna with loads, and analyze the roles of design parameters which affect the return loss of the proposed antenna. VSWR < 3 bandwidth of the antenna is 30 ~ 2000 MHz, ranging from the HF/VHF/UHF bands. For operating travelling antenna, we connect six loads at the end of the antenna. The reflected wave is drastically reduced due to the six loads. For improved return loss properties, we use Klopfenstein tape that determine positions and values of six loads. The propose antenna has omni-directional radiational patterns like that of conventional monopole antennas. For wideband impedance transformation, we use the balun which operating frequency region is 10 ~ 1900 MHz. We expect the proposed antenna has important role for the wideband and multi-rold multi-functional communication systems.

본 논문에서는 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 Software Defined Radio (SDR) 시스템 응용을 위한 14비트 150MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 고해상도를 얻기 위한 특별한 보정 기법을 사용하지 않는 4단 파이프라인 구조로 설계하였고, 각 단의 샘플링 커패시턴스와 증폭기의 입력 트랜스컨덕턴스에 각각 최적화된 스케일링 계수를 적용하여 요구되는 열잡음 성능 및 속도를 만족하는 동시에 소모되는 전력을 최소화하였다. 또한, 소자 부정합에 의한 영향을 줄이면서 14비트 이상의 해상도를 얻기 위해 MDAC의 커패시터 열에는 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 제안하였으며, 온도 및 전원 전압에 독립적인 기준 전류 및 전압 발생기를 온-칩 RC 필터와 함께 칩 내부에 집적하고 칩 외부에 C 필터를 추가로 사용하여 스위칭 잡음에 의한 영향을 최소화하였고, 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 최대 0.81LSB, 2.83LSB의 수준을 보이며, 동적 성능은 120MS/s와 150MS/s의 동작 속도에서 각각 최대 64dB, 61dB의 SNDR과 71dB, 70dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $2.0mm^2$ 이며 전력 소모는 1.2V 전원 전압에서 140mW이다.

This work proposes a 14b 150MS/s 0.13um CMOS ADC for SDR systems requiring simultaneously high resolution, low power, and small size at high speed. The proposed ADC employs a calibration-free four-step pipeline architecture optimizing the scaling factor for the input trans-conductance of amplifiers and the sampling capacitance in each stage to minimize thermal noise effects and power consumption at the target resolution and sampling rate. A signal- insensitive 3-D fully symmetric layout achieves a 14b level resolution by reducing a capacitor mismatch of three MDACs. The proposed supply- and temperature- insensitive current and voltage references with on-chip RC filters minimizing the effect of switching noise are implemented with off-chip C filters. The prototype ADC in a 0.13um 1P8M CMOS technology demonstrates a measured DNL and INL within 0.81LSB and 2.83LSB, at 14b, respectively. The ADC shows a maximum SNDR of 64dB and 61dB and a maximum SFDR of 71dB and 70dB at 120MS/s and 150MS/s, respectively. The ADC with an active die area of $2.0mm^2$ consumes 140mW at 150MS/s and 1.2V.

This paper presents the survey of technical trend in AD converters for wireless communication systems. This paper provides explanations about the performance measure of ADC in wireless communication application and the relation ship between BER versus effective resolution and sampling speed. The survey suggests that at least one step analog frequency down conversion is required for software defined radio systems due to current technological limit.