Earticle

전계효과 트랜지스터(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)는 메모리 및 시스템 반도체의 기반이 되는 전자소자이다. 본 논문에서는 이러한 전자소자를 기존의 포토 공정 및 식각 공정을 이용하지 않고, 간단하게 N형 웨이퍼 상에 PMOS 소자를 제작하는 방법에 대해 설명하고자 한다. 제작 공정은 먼저, 게이트 산화막을 사포를 이용하여 제거하고, 용액 기반의 니켈 페이스트로 PMOS 소자의 게이트, 소스, 드레인 단자에 형성한 후, 이 단자들을 패키지에 gold wire로 연결하여 패키징된 소자를 완성한다. 제작된 소자는 probe station 장비를 이용하여 전기적인 특성을 분석하였으며, 전극 접촉 특성 개선, 채널 계면 품질 향상, 산화막 균일성 확보 및 공정 조건 최적화가 필요하다.

This paper Metal-oxide-semiconductor field-effect transistors (MOSFETs) are essential electronic devices that serve as the foundation of memory and system semiconductor technologies. This study presents a simple fabrication approach for p-channel MOSFET (PMOS) devices on an n-type Si wafer without employing conventional photolithography or etching processes. The fabrication process involved the selective removal of the gate oxide layer using sandpaper, followed by the formation of gate, source, and drain electrodes using solution-based Ni paste. The fabricated device was then mounted on a package, and the gate, source, and drain electrodes were connected to the package pads by gold-wire bonding. The electrical properties of the packaged PMOS device were analyzed using a probe station. The results confirmed gate-controlled PMOS operation; however, further improvements in electrode contact characteristics, channel interface quality, oxide-layer uniformity, and process optimization are required to enhance device performance.

PPS 구조를 갖는 N형 실리콘 제어 정류기 소자에서 부분웰 구조가 정전기 보호 성능에 미치는 영향을 고찰하였다. 종래의 NSCR표준소자는 온-상태 저항, 스냅백 홀딩 전압 및 열적 브레이크다운 전압이 너무 낮아 정전기 보호소자의 필요조건을 만족시키지못해 적용이 어려웠으나, 본 연구에서 제안하는 부분웰 구조를 갖도록 변형 설계된 NSCR-PPS 소자는 안정한 정전기보호 성능을나타내어 고전압 동작용 마이크로 칩의 정전기보호 소자로 적용 가능함을 확인하였다.

Electrostatic Discharge(ESD) protection performance of PPS(PMOS pass structure) embedded N-type silicon controlledrectifier(NSCR_PPS) device with different partial p-well(PPW) structure was discussed for high voltage I/O applications. Aconventional NSCR_PPS standard device shows typical SCR-like characteristics with low on-resistance, low snapbackholding voltage and low thermal breakdown voltage, which may cause latch-up problem during normal operation. However,our proposed NSCR_PPS devices with modified PPW demonstrate the stable ESD protection performance with high latch-upimmunity.

PPS 소자가 삽입된 부분웰 구조의 N형 실리콘 제어 정류기(NSCR_PPS) 소자에서 정전기 보호 성능의 향상을 위한 CPS 이온주입 조건의 최적화에 대해 연구하였다. 종래의 NSCR 표준소자는 on-저항, 스냅백 홀딩 전압 및 열적 브레이크다운 전압이 너무 낮아 정전기 보호소자의 필요조건을 만족시키지 못해 적용이 어려웠으나, 본 연구에서 제안하는 CPS 이온주입과 부분웰 이온주입을 동시에 적용한 변형 설계된 소자의 경우 스냅백 홀딩 전압을 동작전압 이상으로 증가시킬 수 있는 향상된 정전기 보호성능을 나타내어 고전압 동작용 마이크로 칩의 정전기보호 소자로 적용 가능함을 확인하였다

The ESD(electrostatic discharge) protection performance of PPS(PMOS pass structure) embedded N-type silicon controlled rectifier(NSCR_PPS) device with different partial p-well(PPW) structure was discussed for high voltage I/O applications. A conventional NSCR_PPS standard device shows typical SCR-like characteristics with low on-resistance, low snapback holding voltage and low thermal breakdown voltage, which may cause latch-up problem during normal operation. However, our proposed NSCR_PPS devices with modified PPW_PGM(primary gate middle) and optimal CPS(counter pocket source) implant demonstrate the stable ESD protection performance with high latch-up immunity.