Earticle

반도체 집적 기술의 발전으로 중앙처리장치 및 저장장치가 소형화되고 성능이 빠르게 발전되면서 고성능 컴퓨팅(High Performance Computing) 분야에서 인터커넥션 네트워크가 전체 시스템의 성능을 결정하는데 더욱 중요한 요소가 되고 있다. 본 논문에서는 고성능컴퓨팅 분야에서 사용되는 인터커넥션 네트워크 기술 동향을 분석하였다. 2017년 6월 기준 슈퍼컴퓨터 Top 500에서 가장 많이 사용하고 있는 인터커텍트는 인피니밴드이다. 최근 이더넷은 40/100Gbps 기가비트 이더넷 기술의 등장으로 인피니밴드 다음으로 높은 점유율을 보이고 있다. 지연(latency) 성능이 인피니밴드에 비해 떨어지는 기가비트 이더넷은 비용 대비 효율을 중시하는 중형급 데이터 센터에서 선호하고 있다. 또한 고성능을 요구하는 최상위 HPC 시스템들은 기존의 이더넷, 인피니밴드 기술에서 벗어나, 자체적인 인터커넥트 네트워크를 도입하여 시스템의 성능을 극대화 하는 노력을 하고 있다. 향후 고성능 인터커넥트 분야는 전기 신호기반 데이터 통신에서 한 단계 도약하여, 빛으로 데이터를 주고받는 실리콘 반도체 기반 광송수신 기술이 활용될 것으로 예상된다.

With the development of semiconductor integration technology, central processing units and storage devices have been miniaturized and performance has been rapidly developed, interconnection network technology is becoming a more important factor in terms of the performance of high performance computing system. In this paper, we analyze the trend of interconnection network technology used in high performance computing. Interconnect technology, which is the most widely used in the Supercomputer Top 500(2017. 06.), is an Infiniband. Recently, Ethernet is the second highest share after InfiniBand due to the emergence of 40/100Gbps Gigabit Ethernet technology. Gigabit Ethernet, where latency performance is lower than InfiniBand, is preferred in cost-effective medium-sized data centers. In addition, top-end HPC systems that demand high performance are devoting themselves from Ethernet and InfiniBand technologies and are attempting to maximize system performance by introducing their own interconnect networks. In the future, high-performance interconnects are expected to utilize silicon-based optical communication technology to exchange data with light.

본 논문에서는 아마추어 무선 HR(HAM Radio)을 기반으로 구축되는 새로운 무선 재난통신망인 이동단말용 위성 통신 무선패키지시스템을 소개하고, D2D 다중 홉 기반의 재난통신망 접속에서 D2D 단말이 인접 기지국과 D2D 그룹들에 의해 간섭을 받는 간섭시나리오를 구성하였다. 이러한 간섭 시나리오에서 D2D 단말이 재난통신시 필요한 채널용량 확보하고 재난통신망에 원활하게 접속,통신할 수 있도록 주파수 재할당 방법을 제시하였고, 제안한 기법의 성능을 컴퓨터 시뮬레이션을 통해 기존 알고리즘 대비 시스템Throughput 성능 개선 및 BER 성능에서 최대 1.5dB 이득이 있음을 확인하였다.

In this paper, we introduce a wireless package system based on the amateur radio HR(HAM Radio) and satellitecommunication as a novel wireless disaster communication system and have configured a interference scenario receivinginterference from adjacent base stations and D2D groups in the disaster network. In such interference scenarios, we proposea frequency re-allocation method to avoid interference and communicate with disaster networks by securing the channelcapacity required between D2D terminals. As a result of computer simulation, we can find the proposed method hasimproved BED performance of a gain of 1.5dB and overall system throughput than conventional methods.

In this paper, Multiple Reduced Hypercube(MRH), which is a new interconnection network based on a hypercube interconnection network, is suggested. Also, this paper demonstrates that MRH(n) proposed in this study is superior to the previously proposed hypercube interconnection networks and the hypercube transformation interconnection networks in terms of network cost(diameter x degree). In addition, several network properties (connectivity, routing algorithm, diameter, broadcasting) of MRH(n) are analyzed.

마이크로서버는 컴퓨팅 서버의 일종으로 2개 이상의 CPU 소켓을 별도의 컴퓨팅 보드에 구현하고, 다수 개의 컴퓨팅 보드를 메인 보드에 집적하는 형태를 지닌다. 클러스터 시스템을 구축하는데 있어서, 마이크로서버를 사용하면 기존의 서버를 여러 대 랙에 장착하는 방법에 비해, 에너지 효율, 상면, 관리 용이성 측면에서 이점이 있다. 또한, 마이크 로서버는 컴퓨팅 보드내 CPU 소켓들, 혹은 컴퓨팅 보드끼리 별도의 내부 연결망을 사용할 수 있어서 성능 측면에서도 이점이 존재한다. 본 논문에서 제안된 마이크로서버는 4개의 CPU 소켓을 지닌 컴퓨팅 보드를 메인보드에 총 16개 장착 할 수 있는 서버로 Serial-RapidIO (SRIO)를 내부 연결망으로 사용한다. 마이크로서버의 핵심 성능 이슈인 내부 연결 망 측면에서의 성능 비교 분석을 위해, 상용 마이크로서버와 내부 연결망 성능을 비교하고 정량화한다. 시험 결과, 내부 연결망을 활용한 데이터 전송 시 대역폭 측면에서 최대 7배 높은 성능을 보였다. 아울러, 실제 클라우드 컴퓨팅에 사용되 는 벤치마크 프로그램 적용 시험에서도 유사 CPU 성능 마이크로서버 대비 60%의 수행시간 감소 효과를 얻었다.

A microserver is a type of a computing server, in which two or more CPU nodes are implemented on a separate computing board, and a plurality of computing boards are integrated on a main board. In building a cluster system, the microserver has advantages in several points such as energy efficiency, area occupied, and ease of management compared to the existing method of mounting legacy servers in multiple racks. In addition, since the microserver uses a fast interconnection network between CPU nodes, performance improvement for data transfers is expected. The proposed microserver can mount a total of 16 computing boards with 4 CPU nodes on the main board, and uses Serial-RapidIO (SRIO) as an interconnection network. In order to analyze the performance of the proposed microserver in terms of the interconnection network which is a core performance issue of the microserver, we compare and quantify the performance of commercial microservers. As a result of the test, it showed up to about 7 times higher bandwidth improvement when transmitting data using the interconnection network. In addition, with CloudSuite benchmark programs used in actual cloud computing, maximum 60% reduction in execution time was obtained compared to commercial microservers with similar CPU performance specification.

The star graph is an attractive alternative to hypercube. The pancake graph has n! nodes and generates edge using exchange of a symbol that composes a node address like star graph. The half pancake graph is a new network where the network cost of pancake graph is reduced by half. We suggest embedding algorithm among these networks. The half pancake HPn was embedded on pancake Pn with dilation 1 and congestion 1. The half pancake Pn was embedded on star graph Sn with dilation 1.5n-2, average dilation about 0.25n+4, and congestion 6. The pancake Pn was embedded on star graph Sn with dilation 1.5n. All the three of embedding were one-to-one embedding with expansion 1.

Recently launched a communication standard, communication architecture for network protocol design technique, defined by International Electrotechnical Commission(IEC), the need is to implement communication interconnection network architecture with logical devices, it’s a challenging task. The choice of logical device is to attain the critical time requirement of data transmission for Protective Relaying of 3ms without complicating the real-time implementation, processing power and data interconnection requirement. We are confirmed that the speed is only depends on the interconnection architecture design so as to prove the effectiveness of network design.

Interconnection network is to provide communication among functional modules. The interconnections considered are Generalized Cube networks. Two situations are examined: a memory module is equally likely to be addressed by a processor and a processor has a favorite memory. This paper proposes the effective condition of operation in interconnection network through performance evaluation by simulation.

In this paper, the Adjacency Matrix is applied to analyze the MIN, which is one of the kind and further implemented in designing the new kind of SSIN, which provides the special form of MIN that has identical link patterns between switching stages. At first, new theorems are established and next the classes of the SSIN are generated from computer simulation.

The purpose of this paper is to critically review and compare the evaluation methods of fault tolerant MIN system and to suggest future study direction. The reliability analysis of MIN system is discussed. The system performance modeling under the faulty components is another main focus of this study.

최근에 하이퍼큐브의 망비용을 개선한 하이퍼-스타 연결망이 제안되었다. 본 논문에서는 하이퍼-스타 연결망 HS(2n, n)의 container를 이용하여 k-wide diameter가 dist(u, v)＋4이하임과 HS(2n, n)의 고장지름이 D(HS(2n, n))＋2 이하임을 보인다.

최근에 하이퍼큐브의 망비용을 개선한 상호연결망 하이퍼-스타가 제안되었다. 본 논문에서는 상호연결망 하이퍼-스타 HS(2n,n)가 제안된 매핑 알고리즘에 의해 노드 대칭임을 보인다.

Digital all-optical parallel computing is an important research direction and spans conventional devices and convergent nano-optics deployments. Optical bus-based interconnects provide interesting aspects such as relative information communication speed-up or slow-down between optical signals. This aspect is harnessed in the newly proposed All-Optical Linear Array with a Reconfigurable Pipelined Bus System (OLARPBS) model. However, the physical realization of such communication interconnects needs to be considered. This paper considers spatial layouts of processing elements along with the optical bus light paths that are necessary to realize the corresponding interconnection requirements. A metric in terms of the degree of required physical constraint is developed to characterize the variety of possible solutions. Simple algorithms that determine spatial layouts are given. It is shown that certain communication interconnection structures have associated intrinsic topologies.

다중코어(Many-Core) 시스템은 많은 코어들이 상호연결망을 통해서 연결되어있는 시스템으로, 단일코어나 멀티코어 시스템에 비해 보다 많은 병렬 컴퓨팅 자원을 지원한다. Amdahl 의 법칙에 의하면 병렬화되어 처리하는 부분은 이론적으로 프로세서의 개수에 비례하게 가속화 될 수 있지만, 상호연결망에서의 전송 지연을 비롯한 많은 요인에 의해서 성능의 가속화가 저해된다. 특히 캐시 일관성 규약(Cache Coherence Protocol)을 지원하는 대부분의 다중코어 시스템에서는 병렬화를 함에 있어서 캐시 미스로 인해 발생하는 데이터의 전송 지연이 성능에 많은 영향을 미칠 수 있다. 따라서 효과적인 병렬 프로그램을 위해서는 캐시 구조에 대한 이해를 바탕으로 상호연결망에 대한 연구가 필요하다. 본 논문에서는 메쉬(Mesh) 구조의 64 코어 다중코어 시스템인 TilePro64 를 이용하여 상호연결망의 데이터 전송 지연에 따른 프로그램 성능의 민감도를 측정하였다. 결과적으로 코어간 거리(Hop)가 늘어날수록 작업의 수행시간이 평균적으로 4.27%씩 선형적으로 증가하는 관계가 있는 것으로 나타났다.

다중코어(Many-Core) 시스템은 많은 코어들이 상호연결망을 통해서 연결되어있는 시스템으로, 단일코어나 멀티코어 시스템에 비해 보다 많은 병렬 컴퓨팅 자원을 지원한다. Amdahl 의 법칙에 의하면 병렬화되어 처리하는 부분은 이론적으로 프로세서의 개수에 비례하게 가속화 될 수 있지만, 상호연결망에서의 전송 지연을 비롯한 많은 요인에 의해서 성능의 가속화가 저해된다. 특히 캐시 일관성 규약(Cache Coherence Protocol)을 지원하는 대부분의 다중코어 시스템에서는 병렬화를 함에 있어서 캐시 미스로 인해 발생하는 데이터의 전송 지연이 성능에 많은 영향을 미칠 수 있다. 따라서 효과적인 병렬 프로그램을 위해서는 캐시 구조에 대한 이해를 바탕으로 상호연결망에 대한 연구가 필요하다. 본 논문에서는 메쉬(Mesh) 구조의 64 코어 다중코어 시스템인 TilePro64 를 이용하여 상호연결망의 데이터 전송 지연에 따른 프로그램 성능의 민감도를 측정하였다. 결과적으로 코어간 거리(Hop)가 늘어날수록 작업의 수행시간이 평균적으로 4.27%씩 선형적으로 증가하는 관계가 있는 것으로 나타났다.

최근에 하이퍼큐브의 망비용을 개선한 상호연결망 하이퍼-스타가 제안되었다. 본 논문에서는 상호연결 망 하이퍼-스타 HS(2n,n)의 평균거리가 (equation omitted)임을 보이고, 스패닝 트리를 이용한 일-대-다 방송 기법을 제안하고, 방송 수행 시간이 2n-1임을 보인다.

Integration of the machine learning (ML) technique in all-optical networks can enhance the effectiveness of resource utilization, quality of service assurances, and scalability in optical networks. All-optical multistage interconnection networks (MINs) are implicitly designed to withstand the increasing highvolume traffic demands at data centers. However, the contention resolution mechanism in MINs becomes a bottleneck in handling such data traffic. In this paper, a select list of ML algorithms replaces the traditional electronic signal processing methods used to resolve contention in MIN. The suitability of these algorithms in improving the performance of the entire network is assessed in terms of injection rate, average latency, and latency distribution. Our findings showed that the ML module is recommended for improving the performance of the network. The improved performance and traffic grooming capabilities of the module are also validated by using a hardware testbed.

본 논문에서는 의사무작위패턴만으로는 생산하기 힘든 결정론적 테스트 큐브의 생산확률을 높일 수 있는 새로운 clustered reconfigurable interconnect network (CRIN) 내장된 자체 테스트 기법을 제안한다. 제안된 방법은 주어진 테스트 큐브들의 신호확률에 기반을 둔 스캔 셀 재배치 기술과 규정 비트(care-bit: 0 또는 1)가 집중된 스캔 체인 테스트 큐브의 생산확률을 높이기 위한 전용의 하드웨어 블록을 사용한다. 테스트 큐브의 생산확률을 최대로 할 수 있는 시뮬레이티드 어닐링(simulated annealing) 기반 알고리듬이 스캔 셀 재배치를 위해 개발되었으며, CRIN 하드웨어 합성을 위한 반복 알고리듬 또한 개발되었다. 실험을 통하여 제안된 CRIN 내장된 자체 테스트 기법은 기존의 연구 결과보다 훨씬 적은 저장 공간과 짧은 테스트 시간으로 $100\%$의 고장검출율을 달성할 수 있음을 증명한다.

In this paper, we propose a new clustered reconfigurable interconnect network (CRIN) BIST to improve the embedding probabilities of random-pattern-resistant-patterns. The proposed method uses a scan-cell reordering technique based on the signal probabilities of given test cubes and specific hardware blocks that increases the embedding probabilities of care bit clustered scan chain test cubes. We have developed a simulated annealing based algorithm that maximizes the embedding probabilities of scan chain test cubes to reorder scan cells, and an iterative algorithm for synthesizing the CRIN hardware. Experimental results demonstrate that the proposed CRIN BIST technique achieves complete fault coverage with lower storage requirement and shorter testing time in comparison with the conventional methods.

This article surveys and evaluates the current arguments for and against the European Commission’s recent proposal for “fair share” deal whereby selected “large traffic generators” are required to pay Europe’s local internet service providers for use of their networks in reaching their customers. While empirical arguments for such proposal can be responded to relevant facts, a democratically constituted government can still choose to enact transfer of wealth from content providers to internet service providers for what it believes to be public interest. Therefore, the article examines net neutrality as a norm that can control such wealth transfer and indeed finds that net neutrality has been recognized as part of international human rights law. However, network participants have been also guaranteed freedom to negotiate various settlement or no-settlement methods at interconnecting points, including “paid peering.” Then, the article differentiates the customary practice of paid peering from the European Commission’s proposal in that the latter is mandatory, and rather violates the freedom of interconnection as well. Such mandatory payment applied on the interconnecting parties in Korea have proven harmful to the Korean users’ affordable access to domestic contents and efficient access to foreign contents. Both BEREC and FCC have already banned “circumvention” of net neutrality by settlement schemes on interconnection points. The European fair share deal may be criticized as a case of a state actor mandating such circumvention, thereby undermining the values protected by net neutrality and freedom of interconnection.