Earticle

우리 대법원 2002. 7. 26. 선고 2000다17070 판결과 일본 最高裁 2002. 1. 17. 판결을 비교의 축으로 삼아 묵시신탁과 의제신탁의 우리법상 자리매김을 재검토한다. 두 판결은 ‘신탁’임을 명시하지 아니한 자금분리 사안에서 신탁 성립을 인정하였다는 점에서 평행하나, 그 후 일본에서는 신탁설정의사 불요설이 강화·완화된 반면 우리나라에서는 필수설이 견지되어 학설 반응이 분기하였다. 본고는 이 분기를 실정법 문언(우리 신탁법 제3조의 한정열거 대 일본 구신탁법 제1조의 포괄문언)과 입법사(자기신탁 도입: 일본 2006년, 우리 2011년)의 차이에서 설명한다. 이러한 한·일 비교를 토대로, 신탁설정의사 필수설·의제신탁 메커니즘 분석론·미국 제3차 부당이득법 리스테이트먼트론의 세 분석틀을 단일 사안에 교차 적용하여 다음을 논증한다. 첫째, 영미법상 implied trust는 다의적·회피적 개념이어서 협의설에 따르면 설정신탁(express trust)의 묵시적 성립과 다르지 않으므로 그에 흡수되어야 한다. 둘째, 의제신탁은 제3자적 대항력·법정채권화·법정물권화의 세 메커니즘의 결합으로서, 채권설과 물권법정주의를 취하는 우리법에서는 법정채권화만이 기존 법정채권으로 환원되어 수용될 수 있고, 그 무한정 확장은 영미법 본토에서도 자기 제어되고 있다(미국 제3차 리스테이트먼트 § 55). 셋째, 대상판결은 묵시신탁의 외관에 의제신탁의 실질을 담았으나 그 실질조차 영국 유형과 퀴스트클로즈 신탁 어디에도 부합하지 않는 ‘제3의 경로’로서, 사적 자치·물권법정주의·채권설과 충돌할 뿐 아니라 일본 불요설이 상정하는 유연한 신탁 인정의 범위마저 넘어선다. 다만 양국의 자기신탁 입법과 후속 확인판례의 부재로 그 우회로의 정당성은 현저히 약화되었다. 이를 토대로 묵시신탁 인정의 다섯 가지 신중성 원칙(명백성·반증 우선·대안 우선·부수효과 검토·입법적 해결 권장)을 제시하고, 이 분석틀이 자본시장법·전자금융거래법·가상자산이용자보호법 등 현행 자금 분리·보호 입법의 구조를 설명·예측하는 현재적 도구임을 밝힌다.

The Korean Supreme Court (2000Da17070, 26 July 2002) and the Japanese Supreme Court (17 January 2002) each recognized a trust in a fund-segregation case where the parties had not labeled the arrangement a "trust." Taking this parallel as its axis, this article reexamines the place of implied and constructive trusts in Korean law. Despite the parallel, the scholarly responses diverged: Japan reinforced (and partly softened) the "no-settlor's-intent" theory, while Korea held to the "settlor's-intent-required" theory—a divergence traceable to statutory text (Korea's numerus clausus in Article 3 of the Trust Act versus the open-ended Article 1 of the former Japanese Trust Act) and to the 2006 (Japan) and 2011 (Korea) declaration-of-trust reforms. On this basis, it cross-applies three previously separate analyses—the necessity of the settlor's intent, a mechanism-based reading of the English constructive trust, and the U.S. Restatement (Third) of Restitution § 55—to a single case, making three claims. First, "implied trust" is polysemic and largely avoided in modern English law; confined to a tacitly concluded contract, it is indistinguishable from a tacitly created express trust and should be absorbed into it. Second, the constructive trust is not one doctrine but a label for three mechanisms—(i) the third-party reach of a beneficiary's proprietary interest, (ii) statutory obligations, and (iii) statutory real rights; under Korea's obligational theory and its numerus clausus, only (ii) can be coherently received, and even common-law systems self-limit the doctrine. Third, the Korean Decision is a "third path" that fits neither the English case-categories nor the Quistclose trust: it conflicts with private autonomy, the numerus clausus, and the obligational theory, and even exceeds what Japan's no-settlor's-intent theory itself would recognize. Yet these reforms and the absence of any confirming precedent have sharply weakened the justification for such a detour. It therefore proposes five principles for cautious recognition of an implied trust—clarity of intent, priority of counter-evidence, priority of alternative devices, scrutiny of collateral effects, and preference for legislation—and shows that the framework explains and predicts Korea's current fund-segregation statutes.

본 논문은 전력소모와 면적을 줄인 지연된 피드-포워드 경로를 갖는 3차 SDM 구조를 제안하였다. 제안한 SDM은 기존의 적분기 2개로 구현된 3차 SDM(Sigma-Delta Modulator) 구조를 개선하였다. 제안된 구조에서는 기존 구조의 둘째 단에 지연된 피드-포워드 경로를 삽입함으로써 첫째 단의 계수 값을 2배로 증가시킬 수 있어 기존구조에 비하여 첫째 단 적분기 커패시터($C_I$)를 1/2로 감소시킬 수 있다. 그러므로 첫째 단 적분기의 부하 커패시턴스가 1/2로 작아지기 때문에 첫째 단 연산증폭기의 출력전류는 51%, 첫째 단의 커패시터 면적은 48% 감소되어 제안한 구조는 전력과 면적을 최적화 할 수 있다. 본 논문에서 제안한 구조를 이용하여 설계된 3차 SC SDM은 $0.18{\mu}m$ CMOS 공정에서 공급전압 1.8V, 입력신호 1Vpp/1KHz, 신호대역폭 24KHz, 샘플링 주파수 2.8224MHz 조건으로 시뮬레이션 하였다. 그 결과 SNR(Signal to Noise Ratio) 88.9dB, ENOB(Effective Number of Bits) 14비트이고 SDM의 전체 전력소모는 $180{\mu}W$이다.

This paper proposes an architecture of $3^{rd}$ order SDM(Sigma-Delta Modulator) with delayed feed-forward path in order to reduce the power consumption and area. The proposed SDM improve the architecture of conventional $3^{rd}$ order SDM which consists of two integrators. The proposed architecture can increase the coefficient values of first stage doubly by inserting the delayed feed-forward path. Accordingly, compared with the conventional architecture, the capacitor value($C_I$) of first integrator is reduced by half. Thus, because the load capacitance of first integrator became the half of original value, the output current of first op-amp is reduced as 51% and the capacitance area of first integrator is reduced as 48%. Therefore, the proposed method can optimize the power and the area. The proposed architecture in this paper is simulated under conditions which are supply voltage of 1.8V, input signal 1Vpp/1KHz, signal bandwidth of 24KHz and sampling frequency of 2.8224MHz in the 0.18um CMOS process. The simulation results are SNR(Signal to Noise Ratio) of 88.9dB and ENOB(Effective Number of Bits) of 14-bits. The total power consumption of the proposed SDM is $180{\mu}W$.