Earticle

위성탑재컴퓨터의 정상동작을 검증하기 위해 프로세서의 모니터링 및 디버깅은 필수적이며, 현재 Aeroflex Gaisler의 GRMON을사용하고 있다. GRMON은 LEON 프로세서를 모니터링 및 디버깅하기 위한 다양한 기능을 제공하지만, 국내에서 제작한 위성탑재컴퓨터에 사용할 수 없는 기능이 많기 때문에 가격 대비 성능이 낮다. 또한 LEON 프로세서의 DSU를 이용하면 모든 메모리맵에접근이 가능하여 프로그램 실행 중 고장을 주입할 수 있음에도 불구하고, GRMON을 수정할 수 없기 때문에 그동안 위성탑재소프트웨어를 수정하여 하드웨어에 고장을 주입하는 방식을 사용하였다. 이런 고장주입 방법은 위성탑재소프트웨어의 형상을 변경하는것이므로 고장에 따른 소프트웨어의 영향성을 정확히 판단할 수 없다. 이에 향후 저궤도 관측위성에 적용될 LEON2FT AT697F프로세서를 탑재한 차세대 위성탑재컴퓨터(NGSCB, Next Generation Spacecraft Control Board)에서 프로세서 디버깅을 위한 기본 기능을 제공하고, 실제 위성에 탑재되는 위성탑재소프트웨어와 동일한 환경에서 하드웨어 고장을 주입할 수 있는 시스템을 설계 및 구현하였다.

In order to verify normal operation of satellite OBC(On Board Computer), it is essential that processor monitoring anddebugging. So we are using the GRMON of Aeroflex Gaisler. It provides a lot of features for debugging of LEON processorbut we can't use that features on the NGSCB(Next Generation Spacecraft Computer Board) except a few things. So thecost-effectiveness is very low. And for hardware fault injection, we are using a method of modify satellite flight software,because we can't modify GRMON. This method can not guarantee normal operation of the satellite flight software. So inthis paper we were developed the processor monitoring and fault injection tool for NGSCB.

Meltdown, Spectre 등 하드웨어의 취약점을 이용하는 side-channel 공격이 주목을 받으면서 주요 microarchitecture 구조에 대한 철저한 이해의 필요성이 커지고 있다. 현대 마이크로프로세서에서 branch prediction이 갖는 중요성에도 불구하고 세부적인 사항은 거의 알려지지 않았으며 잠재적 공격에 대비하기 위해서는 반드시 현재 드러난 정보 이상의 detail을 탐구하기 위한 시도가 필요하다. 본 연구에서는 Performance Monitor Counter를 이용해 branch 명령어를 포함한 프로그램이 실행되는 동안 Branch Prediction Unit에 의한 misprediction 이벤트가 발생하는 횟수를 체크하여 인텔 하스웰, 스카이레이크에서 사용되는 branch target buffer의 구조를 파악하기 위한 실험을 수행하였다. 연구를 통해 해당 프로세서의 BTB의 size, number of way를 추정할 수 있었다.

The processor is becoming increasingly susceptible to transient faults with fluctuating voltage, widening operating temperature, and increasing clock frequency. Especially, processor, operating near threshold voltage for a low power, can expose to transient faults with the thin margin of process, voltage, and temperature. This paper presents a fault tolerant processor having on-chip fault monitor systems for processor core and cache, which detects faults and corrects faults, and a fault injector which injects faults for testing. The fault tolerant feature is analyzed by a fault injection and quantitative analysis complying with ISO26262 standard. As a result, the proposed work achieves $80{\mu}W/MHz$ energy efficiency, 850 MHz maximum frequency, 72% fault trap reduction, and 99.23% single point fault failure rate complying with ISO26262.