현재 위치
Home
Design and Implementation of 4 Bit Static RAM through Low-Power Pulse-Triggered Flip-Flop
-
- 발행기관
- 보안공학연구지원센터(IJUNESST) 바로가기
-
- 간행물
- International Journal of u- and e- Service, Science and Technology 바로가기
-
- 통권
- Vol.8 No.9 (2015.09)바로가기
-
- 페이지
- pp.117-126
-
- 저자
-
- 언어
- 영어(ENG)
-
- URL
- https://www.earticle.net/Article/A254787
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
원문정보
초록
- 영어
- In this paper a low-power pulse-triggered structure and a modified true single latch structure based on a signal feed-through scheme is designed in TSMC CMOS 180 nm technology. The Pulse triggered flip-flop (P-FF) solves the problem of long discharging path and achieves better speed and power performance. The pre and post lay-out simulations has been done using Cadence tool, the performance analysis on power-delay-product metrics are obtained through simulation and finally a 4-bit RAM is designed by using P-FF and then the implementation has been done on SOC 11.10 technology.
목차
Abstract
1. Introduction
2. P-FF Design based on Signal Feed through Scheme
3. Design of 4 Bit Static-RAM using P-FF
4. Implementation of 4 Bit Static-RAM using P-FF on SoC (System on Chip)
5. Simulation Results
6. Conclusion
References
키워드
S-RAM Signal feed-through SoC Technology저자
간행물 정보
발행기관
-
- 발행기관명
- 보안공학연구지원센터(IJUNESST) [Science & Engineering Research Support Center, Republic of Korea(IJUNESST)]
- 설립연도
- 2006
- 분야
- 공학>컴퓨터학
- 소개
- 1. 보안공학에 대한 각종 조사 및 연구 2. 보안공학에 대한 응용기술 연구 및 발표 3. 보안공학에 관한 각종 학술 발표회 및 전시회 개최 4. 보안공학 기술의 상호 협조 및 정보교환 5. 보안공학에 관한 표준화 사업 및 규격의 제정 6. 보안공학에 관한 산학연 협동의 증진 7. 국제적 학술 교류 및 기술 협력 8. 보안공학에 관한 논문지 발간 9. 기타 본 회 목적 달성에 필요한 사업
간행물
-
- 간행물명
- International Journal of u- and e- Service, Science and Technology
- 간기
- 격월간
- pISSN
- 2005-4246
- 수록기간
- 2008~2016
- 십진분류
- KDC 505 DDC 605
이 권호 내 다른 논문 / International Journal of u- and e- Service, Science and Technology Vol.8 No.9
피인용수 : 0건 (자료제공 : 네이버학술정보)
함께 이용한 논문 이 논문을 다운로드한 분들이 이용한 다른 논문입니다.
출처 : 네이버학술정보
0개의 논문이 장바구니에 담겼습니다.