현재 위치
Home
A 10 Gb/s Equalizer in 0.18m CMOS Technology for High-speed SerDes
-
- 발행기관
- 보안공학연구지원센터(IJCA) 바로가기
-
- 간행물
- International Journal of Control and Automation SCOPUS 바로가기
-
- 통권
- Vol.7 No.11 (2014.11)바로가기
-
- 페이지
- pp.299-302
-
- 저자
-
- 언어
- 영어(ENG)
-
- URL
- https://www.earticle.net/Article/A235186
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
원문정보
초록
- 영어
- A 10 Gb/s equalizer consisting of analog equalizer and two-tap half-rate decision feedback equalizer (DFE) in 0.18m CMOS has been designer. By employing capacitive degeneration and inductive peaking techniques, the analog equalizer achieves large boosting. The pipelined half-rate architecture is used to improve the transmitted data rate in DFE with a small increase in area. Measurement results show that the distorted signal is well recovered by this equalizer and consumes 27 mW with the supply voltage of 1.8-V. The overall chip area including pads is 0.60.7 mm2.
목차
Abstract
1. Introduction
2. The Proposed Equalizer
3. Circuit Design
3.1. Analog Equalizer
3.2. Decision Feedback Equalizer (DFE)
4. Measurement Results
5. Conclusion
Acknowledgements
References
키워드
analog equalizer decision feedback equalizer (DFE) capacitive degeneration inductive peaking current mode logic (CML)저자
간행물 정보
발행기관
-
- 발행기관명
- 보안공학연구지원센터(IJCA) [Science & Engineering Research Support Center, Republic of Korea(IJCA)]
- 설립연도
- 2006
- 분야
- 공학>컴퓨터학
- 소개
- 1. 보안공학에 대한 각종 조사 및 연구 2. 보안공학에 대한 응용기술 연구 및 발표 3. 보안공학에 관한 각종 학술 발표회 및 전시회 개최 4. 보안공학 기술의 상호 협조 및 정보교환 5. 보안공학에 관한 표준화 사업 및 규격의 제정 6. 보안공학에 관한 산학연 협동의 증진 7. 국제적 학술 교류 및 기술 협력 8. 보안공학에 관한 논문지 발간 9. 기타 본 회 목적 달성에 필요한 사업
간행물
-
- 간행물명
- International Journal of Control and Automation
- 간기
- 월간
- pISSN
- 2005-4297
- 수록기간
- 2008~2016
- 십진분류
- KDC 505 DDC 605
이 권호 내 다른 논문 / International Journal of Control and Automation Vol.7 No.11
피인용수 : 0건 (자료제공 : 네이버학술정보)
함께 이용한 논문 이 논문을 다운로드한 분들이 이용한 다른 논문입니다.
출처 : 네이버학술정보
0개의 논문이 장바구니에 담겼습니다.