Earticle

현재 위치 Home 검색결과

결과 내 검색

발행연도

-

학문분야

자료유형

간행물

검색결과

검색조건
검색결과 : 2
No
1

본 논문은 NP-완전 문제로 분류된 최소 가중치 연결 지배집합 문제(MWCDSP)에 대해 다항시간의 정확한 해를 찾는 알고리즘을 제안하였다. MWCDSP의 최적 해를 직접적으로 찾는 규칙을 발견하는 것은 불가능에 가깝다. MWCDSP의 전제조건은 최소 가중치 합과 연결된 최소 노드 수를 충족시켜야만 한다. 본 논문은 먼저 최소 가중치 합을 가진 개 노드를 연결하는 MST를 구하였다. 다음으로 연결된 최소 노드 수 조건을 충족시키기 위해 MST의 내부 노드 들 중에서 차수가 2 이상인 단 노드들을 지배하는 노드를 단 노드로 변환시켜 연결된 노드 수를 줄였다. 제안된 알고리 즘을 14개의 다양한 유형의 망에 대해 적용한 결과 모든 망에서 최적 해를 찾을 수 있음을 보였다.

This paper proposes an algorithm to find the exact solution of polynomial time for the minimum weighted connected dominating set problem(MWCDSP) classified as NP-complete problem. It is almost impossible to find a rule that directly finds the optimal solution of MWCDSP. The prerequisite for MWCDSP must meet the minimum sum of weights and the minimum number of connected nodes with it. This paper first obtains an MST that connecting n nodes with a minimum weighted sum. Next, in order to meet the condition of the minimum number of connected nodes, the nodes that dominating the terminal nodes with a degree of 2 or higher among the internal nodes of the MST were converted to the terminal nodes to reduce the number of connected nodes. The application of the proposed algorithm to 14 different types of networks shows that the optimal solution can be found in all networks.

2

Rigorous Design of 22-nm Node 4-Terminal SOI FinFETs for Reliable Low Standby Power Operation with Semi-empirical Parameters

Cho, Seong-Jae, O'uchi, Shinichi, Endo, Kazuhiko, Kim, Sang-Wan, Son, Young-Hwan, Kang, In-Man, Masahara, Meishoku, Harris, James S.Jr, Park, Byung-Gook

[Kisti 연계] 대한전자공학회 Journal of semiconductor technology and science Vol.10 No.4 2010 pp.265-275

※ 협약을 통해 무료로 제공되는 자료로, 원문이용 방식은 연계기관의 정책을 따르고 있습니다.

원문보기

In this work, reliable methodology for device design is presented. Based on this method, the underlap length has been optimized for minimizing the gateinduced drain leakage (GIDL) in a 22-nm node 4-terminal (4-T) silicon-on-insulator (SOI) fin-shaped field effect transistor (FinFET) by TCAD simulation. In order to examine the effects of underlap length on GIDL more realistically, doping profile of the source and drain (S/D) junctions, carrier lifetimes, and the parameters for a band-to-band tunneling (BTBT) model have been experimentally extracted from the devices of 90-nm channel length as well as pnjunction test element groups (TEGs). It was confirmed that the underlap length should be near 15 nm to suppress GIDL effectively for reliable low standby power (LSTP) operation.

 
페이지 저장