Earticle

본 논문에서는 누설전력 소비뿐만 아니라 스위칭 전력 소비를 동시에 줄일 수 있는 새로운 저전력 SRAM 회로를 제안한다. 제안된 저전력 SRAM은 대기모드와 쓰기동작에서는 셀의 소스라인 전압을 $V_{SSH}$로 증가시키고 읽기동작에서만 소스라인 전압을 다시 $V_{SS}$가 되도록 동적으로 조절한다. SRAM 셀의 소스라인 전압을 동적으로 조절하면 reverse body-bias 효과, DIBL 효과, 음의 $V_{GS}$ 효과를 이용하여 셀 어레이의 누설전류를 1/100 까지 감소시킬 수 있다. 또한 누설전류를 억제하기 위해 사용된 소스라인 드라이버를 이용하여 SRAM의 쓰기동작에서 비트라인 전압의 스윙 폭을 $V_{DD}-to-V_{SSH}$로 감소시킴으로써 SRAM의 write power를 대폭 감소시킬 수 있고 쓰기동작 중에 있는 셀들의 누설 전류 소비도 동시에 줄일 수 있다. 이를 위해 새로운 write driver를 사용하여 low-swing 쓰기동작 시 성능 감소를 최소화하였다. 누설전력 소비 감소 기법과 스위칭 전력 소비 감소 기법을 동시에 사용함으로써 제안된 SRAM은 특히 미래의 큰 누설전류가 예상되는 70-nm 이하 급 초미세 공정에서 유용할 것으로 예측된다. 70-nm 공정 파라미터를 이용해서 시뮬레이션한 결과 누설전력 소비의 93%와 스위칭 전력 소비의 43%를 줄일 수 있을 것으로 보인다. 본 논문에서 제안된 저전력 SRAM의 유용성과 신뢰성을 검증하기 위해서 $0.35-{\mu}m$ CMOS 공정에서 32x128 bit SRAM이 제작 및 측정되었다. 측정 결과 기존의 SRAM에 비해 스위칭 전력이 30% 적게 소비됨을 확인하였고 사용된 메탈 차폐 레이어로 인해서 $V_{DD}-to-V_{SSH}$ 전압이 약 1.1V 일 때까지 오류 없이 동작함을 관측하였다. 본 논문의 SRAM 스위칭 전력감소는 I/O의 bit width가 증가하면 더욱 더 중요해질 것으로 예상할 수 있다.

A new SRAM circuit with row-by-row activation and low-swing write schemes is proposed to reduce switching power of active cells as well as leakage one of sleep cells in this paper. By driving source line of sleep cells by $V_{SSH}$ which is higher than $V_{SS}$, the leakage current can be reduced to 1/100 due to the cooperation of the reverse body-bias. Drain Induced Barrier Lowering (DIBL), and negative $V_{GS}$ effects. Moreover, the bit line leakage which may introduce a fault during the read operation can be eliminated in this new SRAM. Swing voltage on highly capacitive bit lines is reduced to $V_{DD}-to-V_{SSH}$ from the conventional $V_{DD}-to-V_{SS}$ during the write operation, greatly saving the bit line switching power. Combining the row-by-row activation scheme with the low-swing write does not require the additional area penalty. By the SPICE simulation with the Berkeley Predictive Technology Modes, 93% of leakage power and 43% of switching one are estimated to be saved in future leakage-dominant 70-un process. A test chip has been fabricated using $0.35-{\mu}m$ CMOS process to verify the effectiveness and feasibility of the new SRAM, where the switching power is measured to be 30% less than the conventional SRAM when the I/O bit width is only 8. The stored data is confirmed to be retained without loss until the retention voltage is reduced to 1.1V which is mainly due to the metal shield. The switching power will be expected to be more significant with increasing the I/O bit width.

This paper describes the TNA(Transient Network Analyzer) modeling/operating methods and the analysis results of expected overvoltages of 765 kV system in 2005 by the TNA. The power system is expressed as the equivalent inductance of power system, power source, transmission line, switch, and etc. in the TNA. We have examined the overvoltages in the ground fault case, the fault clearing case and the closing/re-closing case. The maximum line-to-line overvoltage is 1.87 p.u., which occurs between SS and SA at the fault clearing case.

In this paper, we investigated the impedance method for searching fault detection point in case of an accident in the AC electric railway AT feeding system. For this purpose, simulation circuit modeling and prototype hardware are made based on the known numerical analysis. As a result of simulation modeling of the feeding system based on the numerical analysis of the impedance method confirmed that the modeling was properly implemented with an average error rate of 0.07%. Also, as a result of fault event by hardware simulator, it was confirmed that the breaker operation time is shortened and the fault current is decreased while the voltage is close to the supply voltage in the transient state as the point of the fault accident moves away from the substation(SS).

공통선 신호방식에서 메시지처리기능은 다량의 신호트래픽을 전달지연이 없이 신호망내의 착신점으로 루팅하기 위한 기능으로써 실시간 처리가 가능 하여야 하며 데이타통신 서비스, 영상정보 서비스등 계속적으로 발생하는 다량의 트래픽에 대하여 그 처리능력이 탁월해야 한다. 본 논문에서는 다중 분산 메시지처리기 구조에서 실시간, 다량의 트래픽 처리를 위한 루팅기법을 제시하였다. 루팅은 신호링크선택코드를 이용하여 다수의 분산 메시지 처리기로 트래픽을 균등 분산하기 위한 시스템 내부 분산 루팅 기법과 신호망에서 다수의 신호루트로 신호트래픽을 분산 루팅하는 신호망 분산 루팅 기법으로 분류하였다. 이러한 루팅 기법을 적용함으로써 가용 신호루트의 고장, 비가용 신호루트의 복구와 같은 신호루트의 이상이 발생시 신호루트선택코드를 변경함으로서 신호트래픽의 효율적 루팅을 가능하게 하였다.

Message handling function of the SS7(Signaling System N0.7) provides signaling traffic routing capabilities to transfer the signaling traffic to the destination nodes in the signaling network. This message handling function should be handled without any transfer delay for real time processing of large amount of signaling traffic for data communication service, and visual information service. In this paper, we suggest two routing algorithms working on the distributed message handling processors which were specially designed for message handling function. The one is an internal distributing algorithm for equal distribution of signaling traffic among the distributed message handling processors and the other is a distributing algorithm for distribution of signaling traffic in the multiple signaling routes. Both of algorithms are using signaling link selection codes labled in each signaling messages. It is shown that the suggested algorithms are very efficient for routing signaling traffic at the fault condition of signaling routes and the restoration of unavailable signaling routes.