Earticle

The present study contributes reviewing and suggesting various models for measurement system analysis (MSA). Measurement errors consist of accuracy, linearity, stability, part precision, repeatability and reproducibility (R&R). First, the major content presents split-plot design, and the combination method of crossed and nested design for obtaining gage R&R. Second, we propose x-s variable control chart for calculating the gage R&R and number of distinct category. Lastly, investigating the determination of gage performance curve which establishes the control specification propagating calibration uncertainties and measurement errors is described.

변화하는 서비스 요구사항을 충족하고 안정적인 서비스를 유지하기 위해 기업에서 마이크로서비스 구조를 도입하는 사례가 많아지고 있다. 마이크로서비스 구조는 단일 기능을 수행하는 독립적인 소규모의 서비스들로 시스템을 구성하여, 모놀리식 구조에 비해 높은 확장성과 가용성을 가진다. 하지만, 컨테이너 기반 마이크로서비스는 각 서비스 사이의 약결합(Loosely Coupling) 형성을 위해 마이크로서비스의 조합 구성에 대한 고려가 부족하고 배포에 대한 모든 과정을 개발자에게 일임하는 문제점을 가지고 있다. 이를 해결하기 위해서 마이크로서비스 조합을 위한 기반 구조로 Boundary-Control-Entity의 유형으로 구분할 수 있는 패턴을 적용한 방안을 제시한다. 또한 컨테이너 기반 마이크로서비스의 설계, 구현, 배포의 전 주기를 지원하기 위해 마이크로서비스에 대한 단일 명세와 조합 명세를 활용하는 기법을 제시한다. 제시된 기법을 컨테이너 오케스트레이션 프레임워크인 쿠버네티스에 적용한 사례연구를 바탕으로 컨테이너 기반의 마이크로서비스가 구성됨을 확인하였다. 본 논문의 기법은 컨테이너 기반 마이크로서비스를 배포 및 관리하는 환경의 기반 모델로 적용될 수 있을 것으로 기대된다.

In modern manufacturing, a product consists of many components created by different processes. Variations in the individual component dimensions and in the processes may result in unacceptable final assemblies. Thus, engineers have increased pressure to properly set tolerance specifications for individual components and to control manufacturing processes. When a proper variation stack-up analysis is not performed for all of the components in a functional system, all component parts can be within specifications, but the final assembly may not be functional. Thus, in order to improve the performance of the final assembly, a proper variation stack-up analysis is essential for specifying dimensional tolerances and process control. This research provides a detailed case example of the use of variation stack-up analysis using a Monte Carlo simulation method to improve the defect rate of a complex process, which is the commutator brush track undercut process of an armature assembly of a small motor. Variations in individual component dimensions and process mean shifts cause high defect rate, Since some dimensional characteristics have non-normal distributions and the stack-up function is non-linear, the Monte Carlo simulation method is used.

Many critical control systems are developed using formal methods. When software applied to such systems is developed, the employment of formal methods in the software requirements specification and verification will provide increased assurance for such applications. Earlier errors of overlooked requirement specification can be detected using the formal specification method. Also, the testing and full verification to examine all reachable states using model checking to undertake formal verification are able to be completed. In this paper, we proposed an eclectic approach to incorporate Z(Zed) formal language and 'Statemate MAGNUM', formal method tools using Statechart. Also we applied the proposed method to train control systems for the formal requirement specification and analyzed the specification results.

Programmable logic controller (PLC) is widely used in manufacturing system or process control. This paper presents the design of a 32-bit microprocessor for a sequence control using an Application Specification Integrated Circuit (ASIC). The 32-bit microprocessor was designed by a VHDL with top down method; the program memory was separated from the data memory for high speed execution of 274 specified sequence instructions. Therefore it was possible that sequence instructions could be operated at the same time during the instruction fetch cycle. And in order to reduce the instruction decoding time and the interface time of the data memory interface, an instruction code size was implemented by 32-bits. And the real time debugging as single step run, break point run was implemented. Pulse instruction, step controller, master controllers, BIN and BCD type arithmetic instructions, barrel shit instructions were implemented for many used in PLC system. The designed microprocessor was synthesized by the S1L50000 series which contains 70,000 gates with 0.65um technology of SEIKO EPSON. Finally, the benchmark was performed to show that designed 32-bit microprocessor has better performance than Q4A PLC of Mitsubishi Corporation.

Supervisory control is an approach based on formal language. it is used to model and control discrete event systems in which each discrete event process is represented as an automation. A supervisor is a generator that switches control patterns in such a way that a given discrete evenet process behaves in obedience to various constraints. A flexible manufacturing cell (FMC) is one of discrete evenet systems. Functions necessary for the operation of an FMC are characterized by operational components and informational compoments. The operational components can be modeled using the finite state machines and the informational components can be modeled using the abstract formalism which describes supporting operations of the cell controller. In this paper, we addressed function required for FMC control specification, software engineering aspects on FMC control based on supervisory control, a concept of event queue for resolving synchronization problem, and complexity reduction. Based on the mathematical model of an FMC. we synthesized the controller by integrating a supervisor for FMC with control specification that specifies event-driven operation of the cell controller. The proposed control scheme is stable mathematically so that the system always behaves on a controlled way even under the existence of uncontrollable events. Furthermore, using an event queue concept, we can solve a synchronization problem caused by the violation of instantaneity assumption of supervisory control theory in real life situation. And also, we can propotype a control software rapidly due to the modularity of the proposed control scheme.

Developing FMS controllers has been a difficult problem largely because of the variety of the system configuration. The purpose of this paper is to develop a method of building an FMS controller. The controller consists of control module and execution module. A hierarchically layered structure of these modules is proposed. The control module generates abstract-level execution requested by identifying a set of activities that can be executed without creating any irregular state. The execution module transmits the requests to physical device controllers and reports back the completion of the requests to the control module. Both of these two modules use Petri Net-based models. In this paper, a controllable Petri Net model is automatically synthesized from declarative specifications provided by a user. An execution Petri Net model for the execution module is designed to ensure the consistency between the control module and the real target system. The controller operates in MMS on TCP/IP and UNIX environment.

This paper suggests a methodology in which control signals for high-level synthesis are generated from SDL specification. SDL is based on EFSM(Extended Finite State Machine) model. Data path and control part are partitioned into representing data operations in the from of scheduled data flow graph and process behavior of an SDL code in forms of an abstract FSM. Resource allocation is performed based on the suggested architecture model and local control signals to drive allocated functional blocks are incorporated into an abstract FSM extracted from an SDL process specification. Data path and global controller acquired through suggested methodology are combined into structural VHDL representation and correctness of behavior for final circuit is verified through waveform simulation.

Germline stem cells (GSCs) are the best understood adult stem cell types in the nematode Caenorhabditis elegans, and have provided an important model system for studying stem cells and their cell fate in vivo, in mammals. In this review, we propose a mechanism that controls GSCs and their cell fate through selective activation, repression and mobilization of the specific mRNAs. This mechanism is acutely controlled by known signal transduction pathways (e.g., Notch signaling and Ras-ERK MAPK signaling pathways) and P granule (analogous to mammalian germ granule)-associated mRNA regulators (FBF-1, FBF-2, GLD-1, GLD-2, GLD-3, RNP-8 and IFE-1). Importantly, all regulators are highly conserved in many multi-cellular animals. Therefore, GSCs from a simple animal may provide broad insight into vertebrate stem cells (e.g., hematopoietic stem cells) and their cell fate specification.

내장형 시스템의 기능에 대한 요구가 증가할수록 전체 시스템 설계의 복잡도는 높아진다. 복잡한 시스템을 설계하기 위해서는 동일한 환경에서 데이터 처리부분과 제어부분을 대등하게 표현할 수 있는 정형적 설계 환경이 필요하다. 본 논문에서 데이터의 처리는 데이터플로우 모델로 묘사하고, 데이터의 흐름의 제어를 Finite State Machine(FSM)모델로 기술한 후 두 모델의 통신으로 시스템을 표현하였다. 일반적으로 시스템을 기술할 때는 분리된 환경에서 각 부분을 만든 후 이를 최종 단계에서 결합하게 되어 동작을 검증할 수 없었던 반명, 본 환경에서는 초기 설계 단계에서 부분에 적합한 다른 모델로 설계를 한 후 동일한 환경에서 동작을 검증하고 제품을 생산할 수 있다. 특히 논문에서는 두 모델 사이의 신호의 교환 방법을 제시하고 예제를 통해 유효성을 검증해 보았다.

As the requirements of embedded systems increase, the design complexity of the system becomes higher. The formal design methodology is required which supports well-balanced specification for control and dataflow to design a complex system. In this paper, control modules and function modules are separately described with FSMs and dataflow graphs respectively, and integrated into a system specification via inter-model communications. In previous approaches, the system could not be verified until control modules and dataflow modules are combined at the final design stage. However our approach enables us to design each part as the proper model of computation at early stage, and to verify the compositions and to co-synthesize the system effectively in the same framework. Especially this paper focuses on the communication protocols between control and dataflow models. Preliminary experiments show practicality of the proposed technique.

청소년학 분야에서 많이 활용되고 있는 매개변인이 포함된 구조방정식모형에서 공변인 통제를 위한 모형설정 방법을 비교하여, 타당한 모형설정 방법을 확인하였다. 변인 간 인과관계를 분석하기 위해서는 공변인 통제가 중요함에도 그동안의 구조방정식모형을 적용한 연구들에서는 공변인이 고려되지 않거나 공변인에 대한 모형설정 방법의 근거가 제시되지 못한 경우가 많았다. 이에 본 연구에서는 구조방정식모형에서 공변인을 적절하게 통제할 수 있는 모형설정 방법을 제안하고자 하였다. 이를 위해 모의실험을 실시하였고, 5가지 모형설정 방법에 따라 효과추정치의 정확성 및 모형적합도에 어떠한 차이가 있는지를 비교하였다. 연구결과, 통제 전 모형(모형1: NC model)은 모형적합도는 양호하였지만, 모든 개별 효과추정치 및 매개효과, 직접효과, 총 효과가 모두 부정확하게 추정되었다. 결과변인 통제 모형(모형2: OC model)과 외생변인 상관-결과변인 통제 모형(모형3: COC model)에서는 직접효과는 정확하게 추정되었으나, 외생 독립변인이 매개변인에 미치는 효과가 부정확하게 추정되고 이로 인해 매개효과 및 총 효과가 부정확하게 추정되는 것으로 나타났다. 매개변인 통제-결과변인 통제 모형(모형4: MOC model)은 효과추정치는 모두 정확하게 추정되었으나, 모형적합도가 양호하지 않은 경우가 있었다. 외생변인 상관-매개변인 통제-결과변인 통제 모형(모형5: CMOC model)에서는 모든 개별 효과추정치 및 매개효과, 직접효과, 총 효과 모두 정확하게 추정되었으며 모든 조건에서 모형적합도도 매우 양호하게 나타나, CMOC 모형이 구조방정식모형에서 공변인 통제를 위한 가장 적절한 모형설정 방법임을 확인하였다.

The purpose of this study was to compare methods of model specification to control covariates in mediation analysis with structural equation modeling. In order to do this, monte carlo simulation was conducted. In this study, five models were compared, and each model was evaluated based on both the accuracy of estimates and model fit. The results showed that when the NC(Non Control) model was applied, model fit was good, however, estimates of mediation effect, direct effect, and total effect were all found to be biased. In terms of both the OC(Outcome Control) model and the COC(Correlated Outcome Control) model, estimates of mediation effect and total effect were biased. Additionally, model fit was found to be unacceptable in both the OC model and the COC model. When the MOC(Mediator-Outcome Control) model was applied, the estimates were unbiased, but under certain conditions, model fit was unacceptable. In the CMOC model, estimates of mediation effect, direct effect, and total effect were all unbiased, and model fit was good. Based on these results, for the purposes of controlling covariates in mediation analysis, the CMOC model was suggested as being the most appropriate.

본 논문은 시간 지연이 존재하는 제어시스템 식별문제에서 요구되는 설계사양(오버슈트)을 만족하면서 높은 안정성(Stbility)과 강인성(Rosbustness)을 만족하는 PID 제어기 설계에 대한 연구이다. 제어시스템 식별 문제에서 Yunwana-Seborg의 제어시스템 식별 동조 방법과 Zigler-Nichols가 제안한 방법이 다른 제어기 설계 방법보다 추정된 전달함수의 시간 지연 항의 오차 때문에 작은 시간 지연을 가지고 있는 시스템에 적용하는 경우 좋은 성능과 안정성을 보장하지만 큰 지연 시간은 자기고 있는 시스템에 적용할 경우 Padé 1차 근사 방법으로 유도한 추정된 전달함수의 시간 지연 항과 실제 시간 지연 항과 발생하는 오차가 크기 때문에 실제 제어시스템에서는 적용할 수 없는 단점이 있다. 산업 현장의 많은 부분에서 적용하고 있는 Zigler-Nichols의 루프 동조 방법의 경우 많은 시행착오를 거쳐 제어 파라미터 동조를 하기 때문에 다른 제어기 설계 방법보다 많은 시간이 걸리는 단점이 있다. Cohen-Coon이 제안한 프로세스 반응 곡선을 이용한 제어 파라미터 동조 방법은 루프 동조 방법에 비해 동조 시간이 단축되는 장점이 있으나 폐루프 시스템에서는 적용하고 개루프 시스템에서만 적용하는 단점을 가지고 있다. 루프 동조 방법과 프로세서 반응 곡선을 이용한 방법의 단점을 보완하기 하여 Yunwana-Seborg의 제어시스템 식별 동조 방법을 보완한 Suh가 제안한 방법은 시간 지연항을 Padé 1차 근사로 변환하여 추정된 모델 전달함수와 시간 지연항과 실제 플랜트의 시간 지연항에서 발생하는 오차를 줄이기 위한 제어기 파라미터 동조 방법에 대하여 제시하였으나, 시간 지연 항에서 지연 상수의 값과 비례적으로 위상 조절인자를 설정하여 유도한 방법으로 만족하는 안정성과 성능을 보장하지만 해석적이지 못하다. 본 논문에서는 실제 플랜트에서 발생하는 시간 지연 항과 추정된 전달함수와 시간 지연항 사이에서 발생하는 오차에 대한 문제점을 보완하고 또한 제어 시스템에서 요구되는 설계사양(오버슈트)를 고려하여 초기 설계 시 오버슈트의 설정으로 위상 조절 인자를 결정하여 만족하는 성능과 안정성을 보장하였다.

The purpose of this study was to present a PID controller design that achieves high stability and robustness while satisfying a design specification(overshoot) required in the control system identification task under condition of time delay. In the control system identification task, Yunwana-Seborg's control system identification tuning method and Zigler-Nichols' method ensure high performance and stability when they are applied to a system with short time delay since they have less error between time delay of estimated transfer function and real one. However, they are not applicable to system with high time delay since, when they are applied to such system, they have bigger error between time delay of estimated transfer function derived by Pade’1’st approximation method and real one. Zigler-Nichols loop tuning method, which has been applied in many parts of the industry, undergoes control parameter tuning through many trial and error, therefore takes longer time compared to other controller design methods. The control parameter tuning method using the process response curve proposed by Cohen-Coon has the advantage of less tuning time compared to the loop tuning method, however is applicable only to open loop system but not to close loop system. The method proposed by Suh, which modified Yunwana-Seborg's control system identification tuning method, to overcome the shortcomings of the close loop system and method using the processor response curve, presented the control parameter tuning to reduce the error between time delay of estimated transfer function derived by Pade’1’st approximation method and real one. This method was derived by setting a phase regulator proportional to the delay constant value at the time delay and ensured satisfactory stability and performance, but was not analytic. The PID controller design proposed in this paper ensures a performance and stability by overcoming the error between time delay of estimated transfer function and real one occurring at actual plant and determining the phase regulator in the initial design stage through considering a design specification(overshoot) required by control system.

본 논문은 전자제어 시스템들의 소프트웨어의 설계 및 구현 과정에서 나타날 수 있는 의사 전달의 애매모호함을 줄여 요구사항 명세와 구현 시스템 사이의 불일치를 없애기 위한 실시간 제어 소프트웨어의 정형 명세 기법을 제안한다. 실시간 제어 시스템 이론은 미적분학에 바탕을 두고 있는 반면, 실제 동작은 대다수 임베디드 프로세서에 의해 동작함에 따라 제어기의 설계 시 고안된 연속적인 미분 방정식의 이산화 과정을 거쳐 소프트웨어로서 구현이 된다. 이 때, 시스템 설계 엔지니어와 소프트웨어 구현 엔지니어 사이의 이해도의 불일치와 구현 엔지니어의 시스템 이론의 이해 부재로 시스템에 심각한 오류를 야기할 수 있다. 이에 본 논문에서는 이러한 실시간 제어 시스템의 기능 및 동작에 대한 그래픽 기반 정형적 명세 기법을 제안하여 요구사항 명세 과정에서 구현 방식을 구체화하는 방향을 제시한다.

본 논문은 전자제어 시스템들의 소프트웨어의 설계 및 구현 과정에서 나타날 수 있는 의사 전달의 애매모호함을 줄여 요구사항 명세와 구현 시스템 사이의 불일치를 없애기 위한 실시간 제어 소프트웨어의 정형 명세 기법을 제안한다. 실시간 제어 시스템 이론은 미적분학에 바탕을 두고 있는 반면, 실제 동작은 대다수 임베디드 프로세서에 의해 동작함에 따라 제어기의 설계 시 고안된 연속적인 미분 방정식의 이산화 과정을 거쳐 소프트웨어로서 구현이 된다. 이 때, 시스템 설계 엔지니어와 소프트웨어 구현 엔지니어 사이의 이해도의 불일치와 구현 엔지니어의 시스템 이론의 이해 부재로 시스템에 심각한 오류를 야기할 수 있다. 이에 본 논문에서는 이러한 실시간 제어 시스템의 기능 및 동작에 대한 그래픽 기반 정형적 명세 기법을 제안하여 요구사항 명세 과정에서 구현 방식을 구체화하는 방향을 제시한다.

This paper presents LQ-PID controller to reduce the gap between the input speed and the out speed at the induction motor.

본 연구에는 멀티미디어 타이틀의 저작과 동기화 문제를 효과적으로 명세하고 분석할 수 있으며, 타이틀의 재생을 직접 제어할 수 있는 통합모형인 BTPN모형과 패러다임들을 제시한다 타이틀내의 객체들간의 모든 관계들을 BTPN구조와 BTPN언어로 명세하는 방법과 잔여시간형 도달성그래프, 타이밍다이어그램 둥을 이용하여 BTPN을 분석하는 방법을 제시하였다. 특히, PERT/CPM방법으로부터 도입한 임계객체경로나 최 장경로 개념은 타이틀 저작 및 재생시의 불확실성을 모형화하며 재생시간의 조정도 가능하게 하고 있다.

In this paper, we propose a BTPN (Beta-distributed Timed Petri Net) model which is not only an effective multimedia synchronization and authoring specification model, but also a direct control model for playout of a title. Methods of specification of relationships among all media objects in a title by using the BTPN structure and language, as well as methods of analysis of the BTPN by means of a Remaining Timed Reachability Graph and Timing diagram, are proposed. A concept of critical object path, coming from PERT/CPM, is useful for modeling the uncertainty of playout of a multimedia title and editing of title.

시스템 운영 중에 오류가 발생하면 치명적인 인적, 물적 피해를 초래하는 안전필수 시스템은 안전성과 신뢰성을 확보하기 위한 요구명세의 정형적인 명세와 검증이 요구된다. 철도 차량의 진로와 속도를 제어하는 철도제어 시스템은 안전필수 시스템임에도 불구하고 요구사항이 자연어로 표현되어 있다. 자연어로 명세 된 요구사항은 자연어의 모호한 특성으로 인하여 오류의 위험으로부터 안전하지 못하다. 본 논문에서는 자연어로 명세 되어있는 철도제어 시스템의 요구사항을 도식적인 설계언어인 상태차트(Statechart)를 이용하여 정형적으로 명세함으로써 철도제어 시스템의 안전성과 신뢰성을 향상하고자 한다.

최근 연구되고 있는 XML 문서를 위한 접근 제어에 관한 연구는 간접적으로 접근 권한을 표현하는 명세 기반 접근 제어 방법과 각 객체에 직접적인 접근 권한을 표현하는 속성 기반 접근 제어 방법으로 구분할 수 있는데, 명세 기반 접근 제어 방법은 공간 효율적이며, 속도 비효율적인 특성을 갖으며, 속성 기반 접근 제어 방법은 속도 효율적이며, 공간 비효율적인 특성을 갖는다. 또한 이러한 연구의 초점은 안전한 접근 제어를 보장하면서, 부가적인 비용 증가를 줄이고자 하지만, 대부분의 연구에서는 인덱스 기법에 기반 하지 않고 문서 전체 또는 일부를 액세스 하므로 탐색 비용 또는 데이터 처리 비용이 증가하고, 특정 기법에 국한 하여 적용하기 때문에 각 기법이 갖는 근본적인 문제점온 해결 할 수 없다. 따라서 이러한 문제점을 해결하기 위해 인덱스 기반의 전역 접근 제어와 지역 접근 제어 메커니즘 제안하고. 이률 기반으로 명세/속성 기반 접근 제어를 연계하여 강제 접근 제어(MAC)의 최소 접근 권한 정책을 지원하는 역할 기반 다중 레벨 접근 제어 모델에 적용하였다.

소형 위성 발사체 나로호의 전자파 적합성 성능은 탑재 위성과 우주센터에 설치되는 지상 장비, 그리고 다른 무선통신망 사이에서 정상적인 동작을 보장하도록 확보되고 검증되어야 한다. 전자파 적합성 성능을 검증하기 위해서는 서브 시스템과 시스템에 대한 적절한 시험 규격과 방법, 그리고 절차가 발사체의 운용 특성과 전자기 환경을 고려하여 수립되어야 한다. 그리고 프로그램 종료단계까지 결정된 규격에 따라 지속적으로 전자파 적합성 특성을 유지 관리하는 것이 요구된다. 본 논문에서는 나로호의 발사체 개발 전 주기 동안 수행된 순차적인 관리 업무를 기술하고, 나로호와 각 서브 시스템의 각 모델에 대한 단계별 시험계획뿐만 아니라, 시험 방법, 규격, 검증시험 결과 등이 제시된다. 또한, 멀티팩션 분석에 대한 결과를 기술한다.

Electromagnetic compatibility(EMC) performance of the first Korea space launch vehicle(KSLV-I) should be ensured and verified in order to guarantee the normal operation among the spacecraft, ground facilities which are installed in the space center, and other wireless communication networks. For the purpose of the EMC performance verification, pertinent EMC test specifications, methods, and procedures for both the subsystems and the system should be established in consideration of operational properties and electromagnetic environmental effects. And it is required to maintain and control the EMC properties consistently in accordance with the determined specifications up to the program closing phase. In this paper, sequential management work conducted during the overall development process of the KSLV-I is explained, and not only the phased EMC test plan for each model of the KSLV-I and its subsystem but also test method, specification, and results of the verification tests are presented. And also, multipaction analysis results are presented.