현재 위치
Home
오차범위 분석을 통한 고정길이 Radix-8 Booth 곱셈기의 최대오차 감소 기법
Maximum Error Reduction Method for Fixed-Width Radix-8 Booth Multiplier Using Error Bound Analysis
-
- 발행기관
- 국제차세대융합기술학회 바로가기
-
- 간행물
- 차세대융합기술학회논문지 KCI 등재 바로가기
-
- 통권
- 제9권 2호 (2025.02)바로가기
-
- 페이지
- pp.359-366
-
- 저자
-
- 언어
- 한국어(KOR)
-
- URL
- https://www.earticle.net/Article/A463543
※ 기관로그인 시 무료 이용이 가능합니다.
4,000원
원문정보
초록
- 영어
- Multiplication is a basic arithmetic operator and is widely used in digital signal processing, image processing, and so on. Since the multiplier has a large area and power consumption, the design of an efficient multiplier is essential in digital system implementation. A fixed-width multiplier is superior to a general multiplier in area and power consumption, but its use is limited due to the maximum error caused by quantization. In this paper, we propose a design method of a fixed-width radix-8 Booth multiplier and analyze the error bound of the proposed multiplier. Then, we propose a method to reduce the maximum error of the proposed multiplier. Through a comparative simulation of the error performance of the fixed-width multiplier, the error performance of the proposed method is superior to that of the existing methods. In addition, as a result of designing the proposed multipliers in Verilog HDL and synthesizing those in Intel FPGA, it can be seen that the proposed multipliers occupy about 35% less hardware, 13% less delay time, and 23% less power consumption compared to post truncated multipliers.
- 한국어
- 곱셈은 기본적인 산술 연산자로서 디지털 신호처리, 영상처리 등에서 널리 사용된다. 곱셈기는 면적과 전 력소모가 크므로 디지털시스템 구현 시 효율적인 곱셈기의 설계는 필수적이다. 고정길이 곱셈기는 일반 곱셈기 보 다 면적과 전력소모에서 우수하나, 양자화로 인한 최대오차에 때문에 사용이 제한된다. 본 논문에서는 고정길이 radix-8 Booth 곱셈기의 설계 방법을 제안하고, 제안한 곱셈기의 오차범위를 분석한 후 최대오차를 감소하기 위한 방법을 제안한다. 고정길이 곱셈기의 오차 성능 비교 시뮬레이션에서 제안한 방법의 오차 성능이 기존 방법보다 우 수하였다. 또한, 제안한 고정길이 radix-8 곱셈기를 Verilog HDL로 설계하고 인텔 FPGA로 합성하여 비교한 결 과, 절사후 고정길이 곱셈기 보다 하드웨어는 약 35%, 지연시간은 13%, 전력소모는 약 23% 적게 사용하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Radix-8 Booth 고정길이 곱셈기
Ⅲ. 오차범위 분석 및 오차보상 방법
3.1 LP major가 1개의 칼럼을 갖는 경우(c=1)
3.2 LP major가 2개의 칼럼을 갖는 경우(c=2)
3.3 LP major가 3개의 칼럼을 갖는 경우(c=3)
Ⅳ. 성능평가 및 시뮬레이션
Ⅴ. 결론
REFERENCES
저자
간행물 정보
발행기관
-
- 발행기관명
- 국제차세대융합기술학회 [International Next-generation Convergence technology Association]
- 설립연도
- 2017
- 분야
- 복합학>기술정책
- 소개
- Ever since next generation convergence technology became one of the most important industries in the nation, computing professionals have encountered a growing number of challenges. Along with scholars and colleagues in related fields, they have gathered in avariety of forums and meetings over the last few decades to share their knowledge, experiences and the outcome of their research. These exchanges have led to the founding of the International Next-generation Convergence technology (INCA) on December 1, 2015. INCA was registered as an incorporated association under the Ministry of Information and Communications. The main purpose of the organization is to improve our society by achieving the highest capability possible in next generation convergence technology.
간행물
-
- 간행물명
- 차세대융합기술학회논문지 [The Journal of Next-generation Convergence Technology Association]
- 간기
- 월간
- pISSN
- 2508-8270
- 수록기간
- 2017~2026
- 등재여부
- KCI 등재
- 십진분류
- KDC 506 DDC 606
이 권호 내 다른 논문 / 차세대융합기술학회논문지 제9권 2호
피인용수 : 0건 (자료제공 : 네이버학술정보)
함께 이용한 논문 이 논문을 다운로드한 분들이 이용한 다른 논문입니다.
출처 : 네이버학술정보
0개의 논문이 장바구니에 담겼습니다.