현재 위치
Home
고정길이 복소곱셈기를 이용한 FFT 설계에 관한 연구
A Study on FFT Design Using Fixed-Width Complex Multiplier
-
- 발행기관
- 국제차세대융합기술학회 바로가기
-
- 간행물
- 차세대융합기술학회논문지 KCI 등재 바로가기
-
- 통권
- 제6권 2호 (2022.02)바로가기
-
- 페이지
- pp.215-222
-
- 저자
-
- 언어
- 한국어(KOR)
-
- URL
- https://www.earticle.net/Article/A408423
※ 기관로그인 시 무료 이용이 가능합니다.
4,000원
원문정보
초록
- 영어
- In this paper, we propose an efficient fixed-width complex multiplier design method and structure to reduce the computational complexity of FFT, and a pipeline FFT design method using the proposed complex multiplier. A fixed-width Booth multiplier design method is proposed through error compensation based on probabilistic statistics, and the structure of that is proposed using the method. The simulation shows that the error performance of the proposed error compensation method is superior compared to the conventional methods. Also, it is shown that the proposed fixed-width complex multiplier uses about 36% less logic gate than the existing complex multiplier. In addition, in SQNR simulation of 1024-point FFT, it is shown that the design by applying the proposed fixed-width complex multiplier is superior to the design by applying conventional complex multiplier. In 1024-point SDF FFT design with FPGA, it is shown that the design using the proposed complex multiplier occupies about 27% less logic gate compared to the design using the existing multiplier.
- 한국어
- 본 논문에서는 FFT의 연산 복잡도를 줄이기 위해 효율적인 고정길이 복소곱셈기의 설계 방법과 구조를 제안하고, 이를 이용하여 파이프라인 FFT를 효율적으로 설계하는 방법을 제안한다. 확률적 통계에 기반한 오차보 상을 통해 고정길이 Booth 곱셈기의 설계 방법을 제안하고, 이를 이용하여 고정길이 복소곱셈기의 구조를 제안한 다. 기존 오차보상 방법와 비교하여 제안한 방법의 오차성능이 우수하며, 기존 복소곱셈기 보다 제안한 복소곱셈 기가 하드웨어를 약 36% 적게 사용하였다. 또한, 1024 포인트 FFT의 SQNR(Signal to Quantization Noise Ratio) 시뮬레이션에서 기존 복소곱셈기를 적용한 방법 보다 제안한 고정길이 복소곱셈기를 적용한 방법의 SQNR 이 우수하게 나타났다. 1024 포인트 SDF FFT를 설계한 후 FPGA로 합성한 결과, 기존 복소곱셈기를 적용한 설 계 보다 제안한 복소곱셈기를 적용한 설계가 하드웨어를 약 27% 적게 사용하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Radix-22 FFT 구조
2.1 Radix-22 FFT 알고리즘 및 구조
2.2 회전인자 감소 기법
Ⅲ. 제안된 고정길이 복소곱셈기 설계
3.1 고정길이 Booth 곱셈기 설계
3.2 복소 고정길이 Booth 곱셈기 구조
Ⅳ. 성능평가 및 시뮬레이션
Ⅴ. 결론
REFERENCES
키워드
고속 퓨리어 변환 연산 복잡도 고정길이 복소곱셈기 오차보상 FFT Computational complexity Fixed-width Complex multiplier Error compensation저자
간행물 정보
발행기관
-
- 발행기관명
- 국제차세대융합기술학회 [International Next-generation Convergence technology Association]
- 설립연도
- 2017
- 분야
- 복합학>기술정책
- 소개
- Ever since next generation convergence technology became one of the most important industries in the nation, computing professionals have encountered a growing number of challenges. Along with scholars and colleagues in related fields, they have gathered in avariety of forums and meetings over the last few decades to share their knowledge, experiences and the outcome of their research. These exchanges have led to the founding of the International Next-generation Convergence technology (INCA) on December 1, 2015. INCA was registered as an incorporated association under the Ministry of Information and Communications. The main purpose of the organization is to improve our society by achieving the highest capability possible in next generation convergence technology.
간행물
-
- 간행물명
- 차세대융합기술학회논문지 [The Journal of Next-generation Convergence Technology Association]
- 간기
- 월간
- pISSN
- 2508-8270
- 수록기간
- 2017~2026
- 등재여부
- KCI 등재
- 십진분류
- KDC 506 DDC 606
이 권호 내 다른 논문 / 차세대융합기술학회논문지 제6권 2호
피인용수 : 0건 (자료제공 : 네이버학술정보)
함께 이용한 논문 이 논문을 다운로드한 분들이 이용한 다른 논문입니다.
출처 : 네이버학술정보
0개의 논문이 장바구니에 담겼습니다.