현재 위치
Home
SSTL IO Standard Based Low Power Arithmetic Design Using Calana Kalanabhyam On FPGA
-
- 발행기관
- 보안공학연구지원센터(IJCA) 바로가기
-
- 간행물
- International Journal of Control and Automation SCOPUS 바로가기
-
- 통권
- Vol.9 No.4 (2016.04)바로가기
-
- 페이지
- pp.271-278
-
- 저자
-
- 언어
- 영어(ENG)
-
- URL
- https://www.earticle.net/Article/A272694
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
원문정보
초록
- 영어
- Vedic mathematics consists of 16 formulas. Calanakalanabhyam is a Sanskrit word meaning “Sequential motion”. Using this Vedic technique, we will find the roots of the equation in few seconds. We have tried to make an energy efficient Calanakalanabhyam Vedic formula based root finder with 4 inputs and 2 outputs. We have taken different SSTL Input/Output Standards and have done Study of Power by varying frequencies. SSTL Input/Output Standards used in this paper are SSTL15, SSTL18_II, SSTL135, SSTL12, SSTL18_I. The code has been implemented on 28nm FPGA platform, XC7K160T device, FBG676 package and -3 speed grade. With our proposed technique, we have 41-60% achieved reduction in total consumption of power with frequency scaling.
목차
Abstract
1. Introduction
2. Study of Power
3. Conclusion
4. Future Scope
References
키워드
Calanakalanabhyam Vedic mathematics FPGA energy efficient root finder저자
간행물 정보
발행기관
-
- 발행기관명
- 보안공학연구지원센터(IJCA) [Science & Engineering Research Support Center, Republic of Korea(IJCA)]
- 설립연도
- 2006
- 분야
- 공학>컴퓨터학
- 소개
- 1. 보안공학에 대한 각종 조사 및 연구 2. 보안공학에 대한 응용기술 연구 및 발표 3. 보안공학에 관한 각종 학술 발표회 및 전시회 개최 4. 보안공학 기술의 상호 협조 및 정보교환 5. 보안공학에 관한 표준화 사업 및 규격의 제정 6. 보안공학에 관한 산학연 협동의 증진 7. 국제적 학술 교류 및 기술 협력 8. 보안공학에 관한 논문지 발간 9. 기타 본 회 목적 달성에 필요한 사업
간행물
-
- 간행물명
- International Journal of Control and Automation
- 간기
- 월간
- pISSN
- 2005-4297
- 수록기간
- 2008~2016
- 십진분류
- KDC 505 DDC 605
이 권호 내 다른 논문 / International Journal of Control and Automation Vol.9 No.4
피인용수 : 0건 (자료제공 : 네이버학술정보)
함께 이용한 논문 이 논문을 다운로드한 분들이 이용한 다른 논문입니다.
출처 : 네이버학술정보
0개의 논문이 장바구니에 담겼습니다.