현재 위치
Home
Design of Low Power Signed Multiplier Based on EMBR Techniques
-
- 발행기관
- 보안공학연구지원센터(IJHIT) 바로가기
-
- 간행물
- International Journal of Hybrid Information Technology 바로가기
-
- 통권
- Vol.8 No.11 (2015.11)바로가기
-
- 페이지
- pp.181-188
-
- 저자
-
- 언어
- 영어(ENG)
-
- URL
- https://www.earticle.net/Article/A267968
※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.
원문정보
초록
- 영어
- Multiplier is the major component for processing of large amount of data in DSP applications. Using different recoding schemes in Fused Add-Multiply (FAM) design for the reduction of power and look up tables. The performances of 8-bit, 12-bit & 16-bit signed multipliers were designed and obtained results are tabulated using Efficient Modified Booth Recoding (EMBR) techniques, which can be used for low power applications.
목차
Abstract
1. Introduction
2. Motivation
3. Modified Booth Multiplier
3.1. Algorithm
4. Recoding Techniques of Sum to Efficient Modified Booth (S-MB)
4.1. Arithmetic of Structured Signed
4.2. Techniques of S-MB Recoding
6. Results
6.1. Results of 8-bit Signed Multiplier
6.2. Results of 12-bit Signed Multiplier
6.3. Results of 16-bit Signed Multiplier
7. Conclusion
References
저자
간행물 정보
발행기관
-
- 발행기관명
- 보안공학연구지원센터(IJHIT) [Science & Engineering Research Support Center, Republic of Korea(IJHIT)]
- 설립연도
- 2006
- 분야
- 공학>컴퓨터학
- 소개
- 1. 보안공학에 대한 각종 조사 및 연구 2. 보안공학에 대한 응용기술 연구 및 발표 3. 보안공학에 관한 각종 학술 발표회 및 전시회 개최 4. 보안공학 기술의 상호 협조 및 정보교환 5. 보안공학에 관한 표준화 사업 및 규격의 제정 6. 보안공학에 관한 산학연 협동의 증진 7. 국제적 학술 교류 및 기술 협력 8. 보안공학에 관한 논문지 발간 9. 기타 본 회 목적 달성에 필요한 사업
간행물
-
- 간행물명
- International Journal of Hybrid Information Technology
- 간기
- 격월간
- pISSN
- 1738-9968
- 수록기간
- 2008~2016
- 십진분류
- KDC 505 DDC 605
이 권호 내 다른 논문 / International Journal of Hybrid Information Technology Vol.8 No.11
피인용수 : 0건 (자료제공 : 네이버학술정보)
함께 이용한 논문 이 논문을 다운로드한 분들이 이용한 다른 논문입니다.
출처 : 네이버학술정보
0개의 논문이 장바구니에 담겼습니다.