Earticle

초록

영어

Recently, the multi-core processor architecture is widely used in the digital signal processors for enhancing its performance. Multi-core processors are classified either as symmetric or asymmetric. Asymmetric multi-core processors are known to have higher performance and more efficient than symmetric multi-core processors. In order to study the performance enhancement of asymmetric multi-core digital signal processors over the symmetric ones, the trace-driven simulation has been executed for various asymmetric quad-core, octa-core and hexadeca-core digital signal processors and compared with the symmetric ones of similar hardware budget using UTDSP benchmarks as input.

한국어

최근에 멀티코어 프로세서 구조가 디지털 신호처리 프로세서의 성능을 개선하기 위하여 광범위하게 이용되고 있다. 이러한 멀티코어 프로세서는 크게 대칭적 구조와 비대칭적 구조로 나뉜다. 비대칭적 멀티코어 프로세서는 대칭적 멀티코어 프로세서에 비하여 더욱 성능이 높고 효율적이라고 알려져 있다. 본 논문에서는 비대칭적 멀티코어 디지털 신호처리 프로세서가 대칭적 멀티코어 디지털 신호처리 프로세서에 대하여 갖는 성능의 우수성을 고찰하기 위하여, 다양한 구성을 갖는 비대칭적 쿼드코어, 옥타코어 및 헥사데카코어 디지털 신호처리 프로세서에 대하여 UTDSP 벤치마크를 입력으로 하여 모의실험을 수행하여 그 성능을 측정하고 비슷한 하드웨어 규모의 대칭적 멀티코어 디지털 신호처리 프로세서와 그 성능을 비교하였다.

목차

요약
 Abstract
 Ⅰ. 서론
 Ⅱ. 비대칭적 멀티코어 디지털 신호처리 프로세서 시스템
  1. 비대칭적 멀티코어 디지털 신호처리 프로세서의 구조
  2. 비대칭 멀티코어 디지털 신호처리 프로세서 동적 스케줄링
  3. 비대칭적 멀티코어 디지털 신호처리 프로세서를 구성하는 캐쉬의 구성
 Ⅲ. 모의실험 환경
  1. 비대칭적 멀티코어 디지털 신호처리 프로세서 모의실험기
  2. 비대칭적 디지털 신호처리 멀티코어 프로세서 및 벤치마크의 사양
 Ⅳ. 모의실험 및 결과
  1. 쿼드코어 프로세서의 모의실험 결과
  2. 옥타코어 프로세서의 모의실험 결과
  3. 헥사데카코어의 모의실험 결과
 Ⅴ. 결론
 References

키워드

저자

• 이종복 [ Jongbok Lee | 정회원, 한성대학교 정보통신공학과 ] Corresponding Author

참고문헌

발행기관

간행물

표지보기 관심저널 등록

• 간행물명

  한국인터넷방송통신학회 논문지 [The Journal of the Institute of Internet, Broadcasting and Communication]

• 간기

  격월간

• pISSN

  2289-0238

• eISSN

  2289-0246

• 수록기간

  2001~2025

• 십진분류

  KDC 326 DDC 380