The design of phase frequency detector (PFD) using CMOS current mode logic (CML_PFD) is presented in this paper. Further its performance has been compared with a proposed PFD, denoted here as M_CML_PFD. The simulation results are focused on accounting the power dissipation, delay and output noise. Both the PFDs are designed to be dead zone free and using 0.35μm CMOS technology on SPICE simulator. The output noise experienced is reduced by 6.5% in M_CML_PFD. The power dissipation of the proposed M_CML_PFD is 15.72% lesser and delay is 2.37 times less than the CML_PFD when operating at 100 MHz input frequency with 3.3V voltage supply.
목차
Abstract 1. Introduction 2. Circuit Architecture 2.1 CML_PFD 2.2 M_CML_PFD 3. Simulation Results 3.1 Output Waveforms 3.2 Transfer Curves 3.3 Delay 3.4 Noise Spectral Density vs. Frequency 4. Conclusions References
보안공학연구지원센터(IJSIP) [Science & Engineering Research Support Center, Republic of Korea(IJSIP)]
설립연도
2006
분야
공학>컴퓨터학
소개
1. 보안공학에 대한 각종 조사 및 연구
2. 보안공학에 대한 응용기술 연구 및 발표
3. 보안공학에 관한 각종 학술 발표회 및 전시회 개최
4. 보안공학 기술의 상호 협조 및 정보교환
5. 보안공학에 관한 표준화 사업 및 규격의 제정
6. 보안공학에 관한 산학연 협동의 증진
7. 국제적 학술 교류 및 기술 협력
8. 보안공학에 관한 논문지 발간
9. 기타 본 회 목적 달성에 필요한 사업
간행물
간행물명
International Journal of Signal Processing, Image Processing and Pattern Recognition
간기
격월간
pISSN
2005-4254
수록기간
2008~2016
십진분류
KDC 505DDC 605
이 권호 내 다른 논문 / International Journal of Signal Processing, Image Processing and Pattern Recognition Vol.8 No.5