Earticle

현재 위치 Home

A 32nm EGPU Parallel Multiprocessor Based on Co-issue and Multi-Dimensional Parallelism Architecture

첫 페이지 보기
  • 발행기관
    보안공학연구지원센터(IJMUE) 바로가기
  • 간행물
    International Journal of Multimedia and Ubiquitous Engineering SCOPUS 바로가기
  • 통권
    Vol.10 No.5 (2015.05)바로가기
  • 페이지
    pp.343-354
  • 저자
    Yang Wang, Li Zhou, Tao Sun, Yanhu Chen, Jia Wang, Yuanzhi Zhang, Yuanyuan Gao
  • 언어
    영어(ENG)
  • URL
    https://www.earticle.net/Article/A246102

※ 원문제공기관과의 협약기간이 종료되어 열람이 제한될 수 있습니다.

원문정보

초록

영어
In this paper, a Parallel Multiprocessor (PM) based on SIMT (Single Instruction and Multiple Threads) architecture is proposed. With co-issue architecture and multi-dimensional parallelism implemented in high-effective PM, Embedded Graphics Processing Unit (EGPU) provides great performance for various situations, such as general purpose computing, 3D scene rendering, and graphics processing. Application programs are departed into separated threads. Allocated by Thread Processing Unit (TPU), separated threads can be executed in parallel. Parallelism in different hierarchy and dimension are implemented by Multi-Dimensional Parallelism Processor (MD-PP), which has made a proper trade-off between performance and cost. Additionally, PM improves the hardware occupancy with its co-issue architecture and internal bus accessing mechanism to meet the demand of processing capability. Its unified shading architecture also helps to hide processing latency. PM can execute 4 basic operations in the best case and 2 in the worst case within each clock cycle. With 32nm process technology and 200MHz clock frequency, PM’s area is about 5104494um2, power consumption is about 101.838mW, and it can process nearly 28M vertices or fragments in average. Experimental results show that the MD-PP based PM can process data with high performance and get a balance between efficiency and hardware consumption simultaneously.

목차

Abstract
 1. Introduction
 2. Development of GPUs with SIMT Architecture
 3. MD-PP based Parallel Multiprocessor
  3.1 Instruction Design
  3.2 Thread Processing Unit
  3.3 MD-PP and SFU
  3.4 Bus Accessing Mechanism and Memory Architecture
 4. Experimental Results
 5. Conclusion
 Acknowledgements
 References

키워드

Embedded GPU SIMT Co-issue Multi-Dimensional parallelism

저자

  • Yang Wang [ School of Information Science and Engineering, Shandong University, P.R. China ]
  • Li Zhou [ School of Information Science and Engineering, Shandong University, P.R. China ] Corresponding Author
  • Tao Sun [ Shandong Provincial Key Laboratory of Network Based Intelligent Computing University of Jinan, P.R. China ]
  • Yanhu Chen [ School of Information Science and Engineering, Shandong University, P.R. China ]
  • Jia Wang [ School of Information Science and Engineering, Shandong University, P.R. China ]
  • Yuanzhi Zhang [ School of Information Science and Engineering, Shandong University, P.R. China ]
  • Yuanyuan Gao [ School of Information Science and Engineering, Shandong University, P.R. China ]

참고문헌

자료제공 : 네이버학술정보

간행물 정보

발행기관

  • 발행기관명
    보안공학연구지원센터(IJMUE) [Science & Engineering Research Support Center, Republic of Korea(IJMUE)]
  • 설립연도
    2006
  • 분야
    공학>컴퓨터학
  • 소개
    1. 보안공학에 대한 각종 조사 및 연구 2. 보안공학에 대한 응용기술 연구 및 발표 3. 보안공학에 관한 각종 학술 발표회 및 전시회 개최 4. 보안공학 기술의 상호 협조 및 정보교환 5. 보안공학에 관한 표준화 사업 및 규격의 제정 6. 보안공학에 관한 산학연 협동의 증진 7. 국제적 학술 교류 및 기술 협력 8. 보안공학에 관한 논문지 발간 9. 기타 본 회 목적 달성에 필요한 사업

간행물

  • 간행물명
    International Journal of Multimedia and Ubiquitous Engineering
  • 간기
    월간
  • pISSN
    1975-0080
  • 수록기간
    2008~2016
  • 등재여부
    SCOPUS
  • 십진분류
    KDC 505 DDC 605

이 권호 내 다른 논문 / International Journal of Multimedia and Ubiquitous Engineering Vol.10 No.5

    피인용수 : 0건 (자료제공 : 네이버학술정보)

    함께 이용한 논문 이 논문을 다운로드한 분들이 이용한 다른 논문입니다.

      출처 : 네이버학술정보

        0개의 논문이 장바구니에 담겼습니다.

        페이지 저장
        소속기관 조회
        이용자님의 소속기관(단체)이 서비스에 가입되어 있는지 확인해 보십시오.
        기관회원에 소속되어 있는 이용자는 원문을 무료로 이용할 수 있습니다.