Earticle

초록

영어

This paper presents the design and implementation of high-speed cryptoproceesor based on pipeline technique. In this approach, four cipher algorithms of DES/3DES, SEED, and AES are used for data encryption, and a HMAC-SHA-1 algorithm is also used for user authentication. Also, the results of performance comparison are presented for two method of Iterative and pipelined method. The designed cryptosystem was described using Verilog HDL, and it was synthesized for a Xilinx VirtexE FPGA device, using the ISE 6.2i software tools. Also, timing verification of the system is performed by using Mentor Graphics’ ModelSim.

한국어

본 논문에서는 pipeline 기법을 이용한 고속 암호 프로세서의 설계 및 구현에 관하여 기술한다. 암호화를 위한 알고리듬은 DES/3DES, SEED, 그리고 AES를 사용하고 인증을 위한 알고리듬은 HMAC-SHA-1을 이용한다. 또한, 기존 방식 (Iterative 방식)과 제안된 방식 (Pipeline 방식) 에 대한 성능 비교 결과가 제시된다. 제안된 암호 프로세서는 VHDL을 사용하여 구조적 모델링을 행하였으며, Xilinx사의 ISE 6.2i 툴을 이용하여 논리 합성을 수행하였다. 설계 검증을 위해 Modelsim을 이용하여 타이밍 시뮬레이션을 수행하여, 설계된 시스템이 정확히 동작함을 확인하였다.

목차

요약
 Abstract
 1. 서론
 2. 암호 알고리듬
  2.1 DES/3DES 알고리듬
  2.2 SEED 알고리듬
  2.3 AES 알고리듬
  2.4 HMAC-SHA-1 알고리듬
 3. 고속 암호 프로세서 설계
  3.1 암호 프로세서 설계
 4. 시스템 구현 및 성능평가
 5. 결론
 Reference

키워드

AES 암호 프로세서 DSES 3DES SEED AES cipher processor HMAC-SHA-1 VHDL DSES 3DES SEED HMAC-SHA-1 VHDL

저자

• 강민섭 [ Min-Sup Kang | 안양대학교 컴퓨터공학과. ] 교신저자
• 장태민 [ Tae-Min Chang | 안양대학교 컴퓨터공학과. ]
• 김현수 [ Hyean-Soo Kim | 안양대학교 컴퓨터공학과. ]

참고문헌

발행기관

간행물