Earticle

다운로드

VLIW 기반 고성능 DSP에서의 블록 매칭 알고리즘 최적화
Optimization of the Block Matching Algorithm on a VLIW-based High Performance DSP

원문정보

목차

요약
 ABSTRACT
 1. 서론
 2. 기술적 배경 및 관련 연구
  2.1 동영상 코덱, 움직임 추정 및 블록 매칭
  2.2 VLIW(Very Long Istruction Word) 프로세서
  2.3 소프트웨어 스케줄링, 루프 펼침(loop unrolling) 및 소프트웨어 파이프라이닝(software pipelining)
  2.4 소프트웨어 파이프라이닝 스케줄링
  2.5 TMS320C6713
  2.6 관련 연구
 3. TMS320C6713 에서 블록 매칭 알고리즘 최적화
  3.1 블록 매칭 알고리즘 연산량 분석
  3.2 매크로블록간 SAD 계산 알고리즘의 소프트웨어 파이프라이닝 스케줄링 분석
  3.3 내부 루프 소프트웨어 파이프라이닝 스케줄링
  3.4 내부 루프 펼침과 외부 루프 소프트웨어 파이프라이닝
  3.5 메모리 뱅크 충돌을 고려한 모듈로 스케줄링
  3.6 다차원 소프트웨어 파이프라이닝 스케줄
 4. 실험 및 결과 분석
  4.1 실험 환경
  4.2 실험 내용
 5. 결론
 참고문헌

저자

  • Soochul Choi [ Dept. of Electronic Eng., Kwangju University ]
  • Sun-Tae Chung [ Dept. of Electronic Eng., Soongsil University ]
  • Cheolsu Lim [ Dept. of Electronic Eng., Seokyeong University ]

참고문헌

자료제공 : 네이버학술정보

    간행물 정보

    • 간행물
      한국차세대컴퓨팅학회 논문지 [THE JOURNAL OF KOREAN INSTITUTE OF NEXT GENERATION COMPUTING]
    • 간기
      격월간
    • pISSN
      1975-681X
    • 수록기간
      2005~2026
    • 등재여부
      KCI 등재
    • 십진분류
      KDC 566 DDC 004